一種嵌入式NOR Flash控制器IP的設計

解同同，李天陽（.江南大學物聯網工程學院，江蘇無錫4；.中國電子科技集團公司第58研究所，江蘇無錫4035）

?

一種嵌入式NOR Flash控制器IP的設計

解同同1，李天陽2
（1.江南大學物聯網工程學院，江蘇無錫214122；2.中國電子科技集團公司第58研究所，江蘇無錫214035）

當前，嵌入式Flash廣泛應用于嵌入式系統領域，便于系統進行軟件在線更新和系統維護。嵌入式NOR Flash可以"嵌入"在芯片中作為高速緩存，對于提升芯片整體性能作用明顯。傳統的嵌入式NOR Flash不具備測試接口，在芯片出現工作異常時不便于對整個芯片進行故障診斷。設計并實現了一種具有片上可測試功能的嵌入式NOR Flash控制器IP?？刂破髦饕譃榭刂颇K與測試模塊兩個部分，分別對兩個模塊進行分析設計。經過仿真驗證，控制器可以實現對NOR Flash的正常操作與片外測試功能，達到了設計目標。

NOR Flash；IP核；存儲器控制器；可測試性

1　引言

在嵌入式系統中，NOR Flash通常用于存放直接執(zhí)行的代碼。NOR Flash具有高可靠性、隨機讀取速度快和片內執(zhí)行等優(yōu)勢，因而在嵌入式系統中得到廣泛應用［1］。高性能嵌入式芯片中的寄存器、一級高速緩存和二級高速緩存使用的都是嵌入式存儲器［2］，嵌入式存儲器的優(yōu)劣對嵌入式系統的影響越來越大，因此設計一款專用的NORFlash存儲器控制器具有重要意義。

許多NOR Flash在設計完成后，無法從片外對其進行測試，一旦嵌入式芯片出現工作異常的情況，很難對NOR Flash進行失效分析［3］。本文設計的NOR Flash控制器，除了具有保證存儲器與內核正常連接的控制功能外，還具有測試接口，可以從片外對存儲器進行測試，增強了NOR Flash的可測試性。

2　NOR Flash基本操作

本文的 NOR Flash IP選用 SFD16KX64M16 P8I20A，這是一款采用TSMC的0.18 μm工藝技術制造的CMOS頁擦除雙字可編程嵌入式存儲器。其接口信號如表1所示。IFREN為高電平時選擇信息塊，低電平時選擇存儲塊。SE置為高電平時可進行讀操作。NVSTR置為高電平時可進行擦寫操作。TMR、TM、VPP用于對Flash的測試。

表1　Flash IP接口信號

NOR Flash的讀、寫和擦除操作需要滿足一定的時序要求。寫操作時序如圖1所示。首先將PROG置為1，滿足NVSTR的建立時間后將NVSTR置為1，經過編程建立時間，信號穩(wěn)定后進行寫操作。寫操作時，XE、YE置為1。寫操作結束時，信號PROG在編程保持時間后置為0，在滿足NVSTR的保持時間后將NVSTR置0。

讀操作時序如圖2所示。讀取數據時需將XE、YE、SE置1，等待行地址獲取時間Txa和列地址獲取時間Tya后讀取數據。

擦除操作時序如圖3所示。先將XE、ERASE置為1，滿足NVSTR的建立時間后將NVSTR置為1。擦除結束時，將ERASE置為0，滿足NVSTR的保持時間后將NVSTR置為0。

3　設計方案

3.1總體設計

如圖4所示，NOR Flash控制器主要包括控制模塊和測試模塊兩部分，分別對應正常模式和測試模式兩種工作模式。它們通過選通模塊與NOR Flash相連接，正常模式下，內核通過控制模塊實現對NOR Flash的操作。需要片外對NOR Flash進行訪問時，通過Test Mode Switch切換到測試模式，能夠通過Test Pads完成對NOR Flash的操作。在測試模式結束后，切換回正常模式，使NOR Flash回歸正常工作。

圖4　NOR Flash控制器結構框圖

3.2控制電路設計

控制模塊被設計成基于EBI（外部總線接口）的從設備模塊，控制電路作為一個符合系統總線標準的從設備模塊掛在系統總線上以供其他主設備訪問［4］。其結構如圖5所示，整個控制電路主要分為接口模塊和主控模塊兩大部分。總線信號包括時鐘、復位、讀寫控制、寫數據總線、讀數據總線、地址總線。其中數據總線的位寬為16位，地址總線的位寬為15位。

圖5　控制電路的結構框圖

接口模塊負責將EBI總線上其他主設備發(fā)出的數據和控制信號進行處理，將其轉換成主控模塊可以識別的格式并發(fā)送給主控模塊，同時對主控模塊傳達的數據信號進行處理，將其轉換成與總線標準相符合的形式后發(fā)送給系統中的主設備。接口模塊方便了總線上的其他主設備對NOR Flash控制電路進行訪問。

主控模塊是整個NOR Flash控制電路的核心部分，控制電路對NOR Flash的各種操作都是通過主控邏輯部分來實現的［5］。主控模塊包括數據buffer、寄存器堆和控制邏輯三個部分，其中數據buffer用來緩存控制邏輯和位寬轉換邏輯產生的數據，寄存器堆用于接口模塊與主控模塊之間地址命令配置信號的過渡，寄存地址、命令以及配置等信號?？刂七壿媽Ω鱾€寄存器中的數據進行讀取處理，以產生輸出到NOR Flash的控制信號。主控模塊實現了總線上其他主設備對NOR Flash進行訪問操作。

如表2所示，控制電路中狀態(tài)/控制寄存器主要包括FLASH_CONFIG寄存器、ERASE_STARTUP寄存器、ERASE寄存器和FLASH_STATUS寄存器。FLASH_CONFIG寄存器用于配置FLASH的基本操作，包含寫模塊控制、時鐘頻率選擇與讀寫保護；ERASE_STARTUP寄存器用于控制擦除操作的啟動，FLASH在該寄存器被寫入特定的數據后啟動擦除操作，然后再根據ERASE寄存器中的內容來執(zhí)行具體的擦除操作；ERASE寄存器用于選擇擦除的模式和區(qū)域；FLASH_STATUS寄存器用來對FLASH的讀取、編程、擦除和待機四種狀態(tài)進行標志，單個操作完成后要等待FLASH處于待機狀態(tài)后才能繼續(xù)進行下一個操作。

表2　FLASH控制電路內部寄存器描述

3.3測試電路設計

圖6　測試電路結構框圖

測試控制的具體結構如圖6所示，測試電路由主控邏輯、寄存器堆和地址數據轉換模塊組成。主控邏輯作為整個測試電路的主控部分，主要功能是產生各種控制、地址與數據信號，實現測試端口對NOR Flash的控制，并將NOR Flash輸出的數據通過測試Pads正確讀取出來。3位SEL信號就是通過主控邏輯來對8位的地址/數據/控制復用總線進行控制。

寄存器堆的主要功能是對控制邏輯以及NOR Flash的數據、地址和控制信號進行緩存。設置Data-in Register、Address Register、Control Signal Register和Extra Test Register四個8位寄存器來緩存數據。

地址數據轉換模塊的主要功能是實現地址與數據線的位寬轉換。測試端地址/數據/控制復用總線的位寬為8位。本設計采用的NORFlashIP的地址線為14位（行地址線10位、列地址線4位），數據線為64位［6］。NOR Flash進行片外操作所需信號由測試端的8位復用總線提供。所以該模塊的作用就是將8位復用總線的地址和數據信號轉換成與NOR Flash相匹配的位寬。

地址數據轉換的原理是：8位復用總線進行兩次地址輸入組成一個16位地址信號（對應FLASH的10位行地址、4位列地址、2位數據選擇信號）。由于Flash IP每次只允許對64位數據中的16位進行讀寫，所以一次完整的讀寫操作要對NOR Flash中的某一地址進行4次操作。數據轉換設計實現如圖7所示，當SEL［2：0］信號選擇010和011時，8位復用總線分別輸入Din［15：8］和Din［7：0］，將兩次8位輸入數據組合成16位數據XXXX。寫操作時，通過bit_sel［1：0］選擇64位數據中的16位，其余48位置1得到64位數據寫入，進行4次這樣的操作以實現一次完整的寫入。同樣，讀操作時也要進行4次操作，通過bit_sel［1：0］選擇要讀取的16位，最后分成兩次通過8位復用總線讀出。

圖7　數據轉換實現示意圖

4　功能驗證與時序仿真

本設計采用Verilog HDL實現，用Candence公司的NCsim進行仿真。

4.1內核對FLASH操作的仿真驗證

Flash的寫入操作是將存儲單元相應位上的數據由“1”寫為“0”，擦除操作是將“0”寫為1。如圖8所示，先通過寄存器配置，對NOR Flash進行擦除，擦除后讀取00AA地址的數據，結果為FFFFFFFF，表示擦除操作實現。

圖8　內核對Flash的擦除與讀操作

系統數據總線位寬為32位，而NOR Flash存儲器的位寬為64位，對NOR Flash中某一地址要進行寫操作時，先寫低32位，再寫高32位。如圖9所示，寫操作時，將寫模式設置為按字寫入模式，向地址00AA依次寫入FFFF1234與1234FFFF兩個32位數據，輸入給NOR Flash的DIN端口。讀操作時，按字讀出00AA地址對應的數據，依次讀出的低32位和高32位分別為FFFF1234與1234FFFF，與寫入數據相符，表示讀寫操作實現。

4.2FLASH測試電路仿真驗證

圖 10為測試 Pads對 Flash的寫操作，控制PADS_IN總線輸入位選擇信號，將4個16位數據（0000、0001、0002、0003）組成一個 64位數據寫入NOR Flash的0000地址中。

圖11為測試Pads對Flash的讀操作，先后對0000地址進行4次讀操作，讀出的64位數據為0003_0002_0001_0000，與寫入的數據相符，表示測試電路的讀寫操作實現。

圖9　內核對Flash的讀寫操作

圖10　測試Pads對Flash的寫操作

圖11　測試Pads對Flash的讀操作

5　結論

本文設計了一款基于嵌入式系統的NOR Flash存儲器控制器IP，在常規(guī)嵌入式NOR Flash控制器設計的基礎上增加了NOR Flash測試電路的設計，實現了對NOR Flash存儲器的讀寫控制和片外可測試功能。通過仿真驗證，控制邏輯實現了對NOR Flash的讀寫和擦除操作，滿足時序要求。測試接口實現了片外對NOR Flash的直接存儲操作，可用來進行獨立的NOR Flash測試。

［1］Ashok K Sharma.先進半導體存儲器——結構、設計與應用［M］.曾瑩，等譯.北京：電子工業(yè)出版社，2005.1.

［2］潘立陽，朱鈞.Flash存儲器技術與發(fā)展［J］.微電子學，2002，32（1）：1-6.

［3］張鑰，萬培元，林平分.集成電路可測性設計IO復用方法［J］.半導體技術，2011，36（9）：705-709.

［4］王力緯.多端口存儲器控制器IP核的設計與實現［J］.武漢大學學報：理學版，2007（5）：617-621.

［5］鮑勝榮，吳旭凡，鐘銳.一款嵌入式芯片總線仲裁器的設計和評估［J］.電子工程師，2005，31（1）：19-22.

［6］高參，張永學.多模衛(wèi)星導航芯片的可測性設計［J］.微電子學，2012，42（6）：778-781.

Design of an Embedded NOR Flash Controller IP

XIE Tongtong1，LI Tianyang2
（1.College of Internet of Thing，Jiangnan University，Wuxi 214122，China；2.China Electronics Technology Group Corporation No.58 Research Institute，Wuxi 214035，China）

At present，embedded Flash is widely used in embedded systems to facilitate system maintenance and online update.NOR Flash embedded in chips serves as a cache to enhance the overall performance of the chips.Lack of test interface in traditional embedded NOR Flashes may cause inconvenience in diagnosis upon failure.The paper designs and develops an on-chip testable embedded NOR Flash IP.The controller consists of two parts：control module and test module.The two modules are independently analyzed and designed.The simulation results show that the controller achieves normal operation and on-chip testable.

NOR Flash；IP core；memory controller；testability

TN402

A

1681-1070（2016）07-0018-04

2016-3-15

解同同（1988—），男，江蘇徐州人，碩士研究生，研究方向為集成電路設計。