基于USB3.0和FPGA的傳動(dòng)誤差檢測(cè)系統(tǒng)的設(shè)計(jì)

張　靜,彭東林, 鄭　永

(重慶理工大學(xué) 機(jī)械檢測(cè)技術(shù)與裝備教育部工程研究中心 時(shí)柵傳感及先進(jìn)檢測(cè)技術(shù)重慶市重點(diǎn)實(shí)驗(yàn)室，重慶　400054)

?

基于USB3.0和FPGA的傳動(dòng)誤差檢測(cè)系統(tǒng)的設(shè)計(jì)

張靜,彭東林, 鄭永

(重慶理工大學(xué) 機(jī)械檢測(cè)技術(shù)與裝備教育部工程研究中心 時(shí)柵傳感及先進(jìn)檢測(cè)技術(shù)重慶市重點(diǎn)實(shí)驗(yàn)室，重慶400054)

為提高機(jī)床傳動(dòng)誤差檢測(cè)的速度、實(shí)時(shí)性以及精度，同時(shí)為優(yōu)化硬件電路的結(jié)構(gòu)，并保證采樣數(shù)據(jù)毫無(wú)損失地傳至上位機(jī)系統(tǒng)，提出了一種高速實(shí)時(shí)檢測(cè)方案;通過(guò)脈沖插補(bǔ)的思想，提出一種傳動(dòng)誤差檢測(cè)的方法;另外在一塊高性能FPGA芯片內(nèi)部搭建數(shù)據(jù)預(yù)處理以及控制模塊，利用USB3.0芯片作傳輸媒介，有效地減少了該系統(tǒng)外圍電路復(fù)雜程度，降低了開發(fā)難度;并對(duì)該系統(tǒng)進(jìn)行模擬仿真試驗(yàn);試驗(yàn)結(jié)果表明：根據(jù)設(shè)定的誤差曲線換算后的數(shù)據(jù)，通過(guò)另一個(gè)FPGA發(fā)送至該系統(tǒng)，處理后得到的數(shù)據(jù)不需要經(jīng)過(guò)后期補(bǔ)償，其誤差曲線很好地歸零并形成一條閉合曲線，而低速端轉(zhuǎn)速誤差曲線也正確反映了仿真實(shí)驗(yàn)的情況;實(shí)驗(yàn)結(jié)果表明該系統(tǒng)實(shí)現(xiàn)了高速實(shí)時(shí)檢測(cè)，為機(jī)床傳動(dòng)誤差檢測(cè)提供了技術(shù)上的支持。

傳動(dòng)誤差檢測(cè)；USB3.0；FPGA；高速實(shí)時(shí)檢測(cè)

0　引言

齒輪傳動(dòng)誤差是衡量機(jī)械裝備動(dòng)態(tài)工況好壞的主要因素之一，并且被認(rèn)作是體現(xiàn)齒輪工況優(yōu)劣的指標(biāo)之一[1]。傳動(dòng)誤差的存在使得均勻的輸入變?yōu)椴痪鶆虻妮敵鲞\(yùn)動(dòng),可能超前,也可能滯后,從而給精密傳動(dòng)鏈的傳動(dòng)造成功能誤差。另外,傳動(dòng)誤差由于引起加速度特性而直接影響到高速系統(tǒng)的動(dòng)態(tài)特性[2]。由此可知,傳動(dòng)誤差的大小,是衡量傳動(dòng)系統(tǒng)動(dòng)態(tài)特性好壞的重要標(biāo)志[3]。滾齒機(jī)是具有恒定傳動(dòng)比要求的齒輪加工設(shè)備，由于組成其傳動(dòng)鏈各傳動(dòng)件的制造和安裝誤差、固有頻率及動(dòng)態(tài)特性的影響，不可避免地存在著傳動(dòng)誤差[4]。但是傳統(tǒng)檢測(cè)設(shè)備無(wú)法完成高速測(cè)量，對(duì)于高速運(yùn)行的滾齒機(jī)就很難得到實(shí)時(shí)數(shù)據(jù)，甚至不能完成測(cè)量。那么通過(guò)設(shè)計(jì)出一套能夠高速實(shí)時(shí)地檢測(cè)傳動(dòng)誤差的裝置就成了精化滾齒機(jī)的有效手段之一。

1　系統(tǒng)設(shè)計(jì)方案

對(duì)高速運(yùn)行的設(shè)備來(lái)說(shuō)，采集數(shù)據(jù)的實(shí)時(shí)性和準(zhǔn)確性反應(yīng)了檢測(cè)結(jié)果的正確程度，即使再好的算法也不能彌補(bǔ)丟數(shù)或數(shù)據(jù)不正確帶來(lái)的問題，故提高數(shù)據(jù)傳輸速度便成為一個(gè)亟待解決的問題。本設(shè)計(jì)中高速端安裝的增量式光柵傳感器與低速端安裝的絕對(duì)式時(shí)柵位移傳感器，經(jīng)過(guò)信號(hào)處理后用脈沖計(jì)數(shù)比較方式而不是比相方式拾取誤差信息,避免了同頻信號(hào)比相引起的分頻和相位翻轉(zhuǎn)問題[5]，有效地解決了無(wú)理數(shù)傳動(dòng)比在傳統(tǒng)測(cè)量領(lǐng)域中無(wú)法測(cè)量的問題。然后通過(guò)USB3.0硬件電路實(shí)現(xiàn)高速實(shí)時(shí)數(shù)據(jù)采集并發(fā)送至PC進(jìn)行處理，并且在原有傳動(dòng)誤差檢測(cè)系統(tǒng)的基礎(chǔ)上進(jìn)行了簡(jiǎn)化，使其復(fù)雜程度有了明顯的降低。系統(tǒng)總體設(shè)計(jì)如圖1所示。

圖1　傳動(dòng)誤差檢測(cè)系統(tǒng)原理圖

2　數(shù)據(jù)采樣原理

2.1數(shù)據(jù)采集

如圖2所示，本設(shè)計(jì)中，低速端采用絕對(duì)式時(shí)柵位移傳感器，高速端采用增量式光柵傳感器。由于絕對(duì)式時(shí)柵位移傳感器為等時(shí)間采樣，以數(shù)據(jù)同步信號(hào)TL為采樣周期(2.5 ms)發(fā)送的位移量，而光柵是每過(guò)一道柵線發(fā)出一個(gè)代表位移的脈沖，脈沖當(dāng)量為P。這兩種傳感器在數(shù)據(jù)產(chǎn)生方式上的不同就造成了對(duì)傳動(dòng)誤差數(shù)據(jù)的采集和處理較以往的不同，同時(shí)按照低速端分頻后的時(shí)間間隔將數(shù)據(jù)發(fā)送至上位機(jī)。

圖2　傳動(dòng)誤差數(shù)據(jù)同步采樣原理

2.2傳動(dòng)比誤差數(shù)據(jù)處理

低速端位移變化量:

ΔθL=data(i)-data(i-1)(aresec)

(1)

高速端位移變化量:

(2)

所得實(shí)際傳動(dòng)比記為：

(3)

然后與理論傳動(dòng)比比較，可得傳動(dòng)比誤差：

(4)

2.3單端轉(zhuǎn)速誤差數(shù)據(jù)處理

2.3.1高速端轉(zhuǎn)速誤差測(cè)量

由于是以低速端作為參考，即每經(jīng)過(guò)低速端數(shù)據(jù)同步信號(hào)周期TL(2.5 ms)就對(duì)高速端脈沖進(jìn)行一次計(jì)數(shù)，從而得到一個(gè)采樣周期內(nèi)高速端脈沖個(gè)數(shù)ni,設(shè)實(shí)際轉(zhuǎn)速為VH`，則：

(6)

高速端轉(zhuǎn)速誤差就等于實(shí)際轉(zhuǎn)速與理論轉(zhuǎn)速之差：

(7)

2.3.2低速端轉(zhuǎn)速誤差測(cè)量

安裝在低速端的時(shí)柵位移傳感器是等時(shí)間采樣，在該采樣周期內(nèi)的角位移變化量為

(8)

在一個(gè)采樣周期內(nèi)所經(jīng)過(guò)的時(shí)間：

Δt=2.5ms

(11)

低速端轉(zhuǎn)速誤差就等于實(shí)際轉(zhuǎn)速值與理論轉(zhuǎn)速值之差：

(12)

3　信號(hào)處理電路設(shè)計(jì)

3.1低速端信號(hào)處理電路設(shè)計(jì)

通過(guò)建立帶時(shí)間考查點(diǎn)的相對(duì)運(yùn)動(dòng)雙坐標(biāo)系，把一個(gè)坐標(biāo)系上的絕對(duì)空間位移的測(cè)量轉(zhuǎn)換成另一個(gè)坐標(biāo)系上的相對(duì)時(shí)間差測(cè)量[6]，該理論被稱為“時(shí)空轉(zhuǎn)換理論”，即以時(shí)間為測(cè)量的基準(zhǔn)單位，提高了空間位移測(cè)量的分辨率與精度。由該理論建立的“以時(shí)間量測(cè)量空間量”原理稱為時(shí)柵原理[7-9]，基于該原理所研制的時(shí)柵位移傳感器，其輸出量為RS232信號(hào)、CMOS電平。該信號(hào)包含著每次測(cè)量周期內(nèi)的位移量。在信號(hào)處理電路中，將CMOS電平通過(guò)串口轉(zhuǎn)換電路轉(zhuǎn)化成LVTTL電平，然后FPGA串口接收。同時(shí)將數(shù)據(jù)同步信號(hào)經(jīng)過(guò)3.3 V的反相器后引入FPGA進(jìn)行處理。

3.2高速端信號(hào)處理電路設(shè)計(jì)

圖3　光柵信號(hào)處理電路

4　USB3.0硬件電路開發(fā)

4.1USB3.0背景

現(xiàn)代工業(yè)生產(chǎn)和科學(xué)技術(shù)研究中對(duì)信息獲取的實(shí)時(shí)性、可靠性越來(lái)越重要，比如實(shí)時(shí)信號(hào)采集、信息反饋、圖像處理、高精度測(cè)量領(lǐng)域等都需要高速信息獲取。USB稱為通用串行總線，英文名為“Universal Serial Bus”，它是由Intel、Compaq、IBM、Microsoft等公司于1994年聯(lián)合制定，由他們開發(fā)出來(lái)的USB1.1、USB2.0已得到了廣泛的使用，今后USB3.0的普及也是大勢(shì)所趨。它在傳輸速度上較前兩者更加快速、準(zhǔn)確，非常有利于進(jìn)行高速測(cè)量、實(shí)時(shí)采集數(shù)據(jù)。

該系統(tǒng)下位機(jī)通信部件所使用的USB3.0芯片是由Cypress公司開發(fā)的EZ-USB FX 3.0系列USB3014。EZ-USB FX 3.0具有可配置、并行和通用可編程接口GPIF II，能和任何處理器ASIC或FPGA連接，也可以和異步SRAM、異步和同步地址數(shù)據(jù)復(fù)用以及并行ATA無(wú)縫連接。它還集成了USB3.0和USB2.0的物理層(PHYs)并與32位ARM926EJ-S微處理器一同作用提供強(qiáng)大的數(shù)據(jù)處理能力以及能夠開發(fā)客戶應(yīng)用程序。它為從GPIF II 到USB接口之間的數(shù)據(jù)傳輸創(chuàng)造了一種靈活巧妙的方式，使得速度達(dá)到320 MBps之多。EZ-USB FX 3.0包含了512 kB片上SRAM，專為編寫代碼和存儲(chǔ)數(shù)據(jù)而定制。同時(shí)它也提供了與UART、SPI、I2C以及I2S通信的接口。

4.2USB3.0的總體設(shè)計(jì)

USB系統(tǒng)由主機(jī)、設(shè)備、物理連接三部分組成。其中主機(jī)可以是PC或者OTG，并且一個(gè)USB設(shè)備只能有一個(gè)主機(jī)。設(shè)備包括HUB和功能設(shè)備。物理連接是指的USB傳輸數(shù)據(jù)線，在USB3.0系統(tǒng)中，使用的是被屏蔽的雙絞線。

圖4　USB3.0結(jié)構(gòu)簡(jiǎn)圖

USB3.0的開發(fā)其實(shí)就是對(duì)EZ-USB FX3的固件進(jìn)行設(shè)計(jì)。固件設(shè)計(jì)也就是對(duì)內(nèi)部的ARM芯片各種寄存器進(jìn)行配置的過(guò)程。雖然FX3芯片能夠處理USB3.0通信中的大部分事務(wù)，但上電復(fù)位后對(duì)整個(gè)芯片的初始化、對(duì)設(shè)備重新枚舉、對(duì)中斷的響應(yīng)并作相應(yīng)處理、對(duì)數(shù)據(jù)的接收與發(fā)送、外圍電路的控制依然需要。Cypress公司提供的固件程序是由C語(yǔ)言編寫，可以在Eclipse中進(jìn)行編譯和調(diào)試。FX3的固件設(shè)計(jì)包括對(duì)GPIF II開發(fā)和DMA通道開發(fā)，由于其開發(fā)不需要太關(guān)注底層硬件設(shè)置，而只需調(diào)用庫(kù)函數(shù)，使得開發(fā)難度降低。

4.2.1GPIF II開發(fā)

GPIFII接口在USB3.0傳輸數(shù)據(jù)的過(guò)程中起著舉足輕重的作用，F(xiàn)X3與外設(shè)進(jìn)行數(shù)據(jù)交換都是通過(guò)他進(jìn)行實(shí)現(xiàn)的。該接口可以與任何處理器、ASIC、DSP以及FPGA等實(shí)現(xiàn)無(wú)縫連接。他在100 MHz的工作頻率下，最高可達(dá)400 Mbyte/s的傳輸速度。該接口可配置為主機(jī)模式或從機(jī)模式，數(shù)據(jù)總線可在8位、16位、32位之間選擇[10]。

設(shè)計(jì)所采用的是將GPIF II 配置為16位SLAVE FIFO方式。如圖5所示。

圖5　SLAVE FIFO接口示意圖

其中：SLCS、SLWR、SLRD、SLOE分別為從設(shè)備FIFO接口芯片的選通信號(hào)、寫入信號(hào)、讀取信號(hào)、輸出使能信號(hào)，這些信號(hào)必須激活后才能執(zhí)行操作。FLAGA/FLAGB為FX3的標(biāo)志輸出，用來(lái)判斷FIFO是否滿或空。A[1:0]為從設(shè)備FIFO接口的2位地址總線。D[15:0]/D[31:]為從設(shè)備FIFO的16位或32位數(shù)據(jù)總線。PKTEND使能后將短數(shù)據(jù)包或零長(zhǎng)度包寫入設(shè)備FIFO。PCLK為從設(shè)備FIFO接口時(shí)鐘，接口上的地址信號(hào)A0:A1表示要訪問的線程[11]。

4.2.2DMA通道開發(fā)

處于芯片內(nèi)部的FX3分布著一系列的DMA通道，這些通道用于跟外設(shè)的接口進(jìn)行數(shù)據(jù)傳輸。DMA通道是一種軟件結(jié)構(gòu)，該結(jié)構(gòu)封裝了套接字、緩沖區(qū)和描述符3種硬件元素。如圖6所示。

圖6　DMA傳輸簡(jiǎn)圖

DMA通道模式分為兩種：一種是手動(dòng)DMA模式，另一種是自動(dòng)DMA模式[12]。手動(dòng)DMA模式在數(shù)據(jù)傳輸時(shí)需要CPU的干預(yù)，但可以通過(guò)該方式監(jiān)視或修改數(shù)據(jù)流，但這樣會(huì)使數(shù)據(jù)傳輸速度降低，達(dá)不到預(yù)期的高速采集的效果，更有甚者會(huì)造成數(shù)據(jù)丟失。而自動(dòng)DMA模式在通道建立起來(lái)并且系統(tǒng)開始運(yùn)行時(shí)，數(shù)據(jù)流就不會(huì)受到固件干預(yù)，傳輸數(shù)據(jù)將流過(guò)自動(dòng)數(shù)據(jù)通道。所以設(shè)計(jì)中采用的是自動(dòng)DMA模式傳輸數(shù)據(jù)。通過(guò)上述方法的設(shè)置，USB3.0模塊已經(jīng)可以實(shí)現(xiàn)高速傳輸數(shù)據(jù)，速度為147 M/S左右。

5　FPGA硬件電路設(shè)計(jì)

FPGA(field programmable gate array)現(xiàn)場(chǎng)可編程門陣列是新一代可編程 ASIC 器件，自1985年由Xilinx公司發(fā)明以來(lái)發(fā)展迅速[11]。隨著電子工藝不斷完善，低成本、低價(jià)格、高性能的FPGA器件將不斷出現(xiàn)使得為改進(jìn)該系統(tǒng)在技術(shù)層面提供了可能。

設(shè)計(jì)中數(shù)據(jù)預(yù)處理系統(tǒng)采用的是ALTERA公司的Cyclone IV 系列的EP4CE30F23C8芯片。數(shù)據(jù)預(yù)處理模塊是將低速端經(jīng)過(guò)處理后的信號(hào)與高速端的信號(hào)進(jìn)行運(yùn)算，合并成數(shù)據(jù)包，然后通過(guò)USB3.0發(fā)送至上位機(jī)中進(jìn)行后期處理。在預(yù)處理模塊中，將傳動(dòng)誤差檢測(cè)系統(tǒng)的低速端分頻數(shù)設(shè)定和工作方式設(shè)定模塊集成在了一塊FPGA中，全部代替以前的傳動(dòng)誤差檢測(cè)系統(tǒng)中MCU的功能，以減少空間、降低功耗。

圖7中TG-IN信號(hào)表示絕對(duì)式時(shí)柵位移傳感器的位移量，TG表示數(shù)據(jù)同步信號(hào)，H-IN表示高速端位移信號(hào)。Lowsfrediv和MOD分別為來(lái)自上位機(jī)的低速端分頻數(shù)以及工作方式字，SEL為工作方式字經(jīng)控制模塊后發(fā)出的控制命令，通過(guò)該命令進(jìn)行工作方式選擇，工作方式有傳動(dòng)比誤差模式檢測(cè)和單端轉(zhuǎn)速誤差檢測(cè)模式兩種。FLREDIV為低速端分頻后的頻率，采集后的數(shù)據(jù)按照該頻率發(fā)送至上位機(jī)。

圖7　FPGA中數(shù)據(jù)預(yù)處理模塊

6　仿真與實(shí)驗(yàn)

6.1傳動(dòng)誤差仿真

設(shè)計(jì)了一個(gè)仿真實(shí)驗(yàn)來(lái)進(jìn)行驗(yàn)證。通過(guò)一個(gè)FPGA模擬光柵和時(shí)柵信號(hào)作為信號(hào)發(fā)生器，然后利用另一個(gè)FPGA所設(shè)計(jì)的傳動(dòng)誤差檢測(cè)系統(tǒng)進(jìn)行驗(yàn)證。光柵輸出信號(hào)為一方波，設(shè)光柵刻線數(shù)為3600線、高速端頻率為6 kHz恒定、理論傳動(dòng)比為1:50。低速端按照每2.5 ms發(fā)送一絕對(duì)位移量，由于滾齒機(jī)在運(yùn)行過(guò)程中傳動(dòng)誤差的存在，仿真中所引入的低速端信號(hào)是變化的。

假設(shè)在整周范圍內(nèi)采樣點(diǎn)數(shù)為12 000點(diǎn)，誤差差值為±0.005''，從0到3 999點(diǎn)(0°到119°)誤差為線性遞增趨勢(shì)，從采樣點(diǎn)4 000到7 999點(diǎn)120°到239°)誤差是一恒定值，而從8 000到 12 000點(diǎn)(240°到360°)處，誤差為線性遞減趨勢(shì)，且整周誤差和為零,誤差曲線如圖8所示。

圖8　傳動(dòng)誤差曲線

按照此設(shè)想，將每點(diǎn)誤差值換算后所得的角位移值作為實(shí)際角位移值，通過(guò)FPGA每2.5 ms發(fā)送角位移數(shù)據(jù)作為低速端仿真數(shù)據(jù)。按照公式(3)所得誤差曲線如圖9所示。

圖9　一周內(nèi)仿真的傳動(dòng)誤差曲線

6.2單端轉(zhuǎn)速誤差仿真

按照仿真中誤差曲線中的值，可得到實(shí)際傳動(dòng)比I'。通過(guò)計(jì)算可得到低速端各采樣點(diǎn)的角位移值，根據(jù)式(11)可得到低速端轉(zhuǎn)速，然后根據(jù)式(12)可得單端轉(zhuǎn)速誤差。低速端轉(zhuǎn)速誤差曲線如圖10所示。通過(guò)圖9 得知誤差曲線一周很好地回到零點(diǎn)，成為一條封閉的曲線，并且無(wú)需進(jìn)行后期補(bǔ)償校正等處理，真正做到了實(shí)時(shí)高速采集數(shù)據(jù)?？梢耘袛嘣撓到y(tǒng)穩(wěn)定可靠，能夠用來(lái)進(jìn)行傳動(dòng)誤差以及轉(zhuǎn)速誤差檢測(cè)。

圖10　低速端仿真的速度誤差曲線

7　結(jié)束語(yǔ)

通過(guò)對(duì)FPGA和USB3.0在傳動(dòng)誤差檢測(cè)系統(tǒng)上的應(yīng)用的介紹與仿真實(shí)驗(yàn)，可以得出如下結(jié)論：

1)利用簡(jiǎn)化控制模塊的手段，使得一塊FPGA就可以實(shí)現(xiàn)采集、控制功能。有效地降低了該傳動(dòng)誤差檢測(cè)系統(tǒng)的成本以及外圍電路復(fù)雜程度、功耗、發(fā)熱量和干擾，提高了可靠性。

同時(shí)能夠?yàn)樵撓到y(tǒng)的進(jìn)一步應(yīng)用提供技術(shù)基礎(chǔ)，比如用于數(shù)控機(jī)床中，通過(guò)一些技術(shù)改良就能夠讓該系統(tǒng)與數(shù)控系統(tǒng)對(duì)接，從而降低數(shù)控系統(tǒng)的研發(fā)難度和成本。

2)利用先進(jìn)的USB3.0外圍電路模塊實(shí)現(xiàn)了高速實(shí)時(shí)測(cè)量，做到了數(shù)據(jù)暢通無(wú)阻地進(jìn)行傳輸，并且為以后更高速測(cè)量提供技術(shù)手段。

3)利用脈沖計(jì)數(shù)原理可以切實(shí)有效地解決現(xiàn)階段任意傳動(dòng)比的傳動(dòng)誤差測(cè)量的問題。從而使得在齒輪加工制造機(jī)床領(lǐng)域內(nèi)有了一種能夠保證其加工精度的有力手段。

[1]Astoul J, Mermoz E, Sartor M, et al.CIRPAnnals-Manufac turing Technology.New methodology to reduce the transmission error of the spiral bevel[J]. Gears,2014,63:165-168.

[2] 吳元艷.精密傳動(dòng)鏈動(dòng)態(tài)精度檢測(cè)與分析系統(tǒng)的研制[D].南京：南京理工大學(xué)，2008.

[3] 孫麟治,張鄂,趙明晶,等.小模數(shù)精密齒輪傳動(dòng)設(shè)計(jì)[M].北京:機(jī)械工業(yè)出版社，1985.

[4]Chiu Hua ,Umezaki Yoji. Improvement of Gear Accuracy in Hohhing[J].Transnation of the Japan Society of Mechanical Engineering,1988, 54 (503) :1515 -1523.

[5] 彭東林，張光輝.傳動(dòng)誤差測(cè)試系統(tǒng) FMT[J]. 制造機(jī)床與技術(shù)，1996,5:32-35.

[6] 彭東林，劉成康，譚為民.時(shí)空坐標(biāo)轉(zhuǎn)換理論與時(shí)柵位移傳感器研究[J].儀器儀表學(xué)報(bào)，2000,21(4)：338-342.

[7] 彭東林. 時(shí)柵位移傳感器與新型機(jī)床動(dòng)態(tài)檢測(cè)系統(tǒng)[M]. 北京:科學(xué)出版社,2010.

[8] 彭東林,劉小康,譚紅民. 時(shí)空坐標(biāo)轉(zhuǎn)換理論與時(shí)柵位移傳感器研究[J].儀器儀表學(xué)報(bào),2000,4(3)：340-342.

[9] 高忠華，陳錫侯，楊繼森，等.直線時(shí)柵傳感器全誤差模型和誤差修正方法研究[J].傳感器與微系統(tǒng),2012,31(8):87-89.

[10] CypressSemiconductorCorporation.CYUSB30 14 EZ-USB FX3 super speed USB controller data sheet[Z].

[11] Cypress Semiconductor Corporation.GPIF II designer 1.0[EB/OL].

[12] Cypress Semiconductor Corporation.Universal serial bus USB3.0 specificiation revision 1.0[Z].

[13] 袁文波 張皓 唐振中.FPGA 應(yīng)用開發(fā)[M].北京：中國(guó)電力出版社,2007.

Design of Transmission Error Testing System Based on USB3.0 and FPGA

Zhang Jing，Peng Donglin，Zheng Yong

(Ministerial Engineering Research Center of Mechanical Testing Technology and Equipment,Chongqing Key Laboratory of Time-Grating Sensing and Advanced Testing Technology Chongqing University of Technology, Chongqing400054, China )

In order to improve the transmission error testing speed as well as the real-time testing and precision,mean while,to optimize the structure of hardware circuit and to ensure that the datas sampled to translate to PC with no lossing,a method of high-speed and real-time testing has been developed. In addition,a method of transmission error testing been put forward based on a thought of pulse interpolation.By building a part of data preprocessing and a control module in a high-performance FPGA chip while a USB3.0 chip serves as the transmission medium.The system reduced the complexity of the external circuit effectively and the developing difficulty.The result of a simulation experiment shows that a FPGA is used to translate the datas caculated from the designed error curve to the system,after that,the proccessed datas needn’t to be post compensated and the error curve would back to zero again,while the curve reflects the situation of simulation experiment in the low-speed part.It shows that the system realizes the high-speed and real-time testing,and provides the technical support for transmission error testing in the future.

transmission error testing;USB3.0;FPGA; high speed and real time testing

2015-08-12；

2015-09-21。

重慶市教委科學(xué)技術(shù)研究項(xiàng)目(KJ1400939);重慶市基礎(chǔ)與前沿研究計(jì)劃項(xiàng)目(cstc2015jcyjA70013)。

張靜(1985-)，男，重慶人，碩士研究生，主要從事智能檢測(cè)及傳感器技術(shù)方向的研究。

彭東林(1952-)，男，重慶人，教授，博士研究生導(dǎo)師，主要從事機(jī)電一體化方向的研究。

1671-4598(2016)01-0320-04

10.16526/j.cnki.11-4762/tp.2016.01.089

TP23

A