一種多芯片多輸入PDN分布式建模及去耦方法

張　毅

(西安電子科技大學(xué) CAD所，陜西 西安 710071)

?

一種多芯片多輸入PDN分布式建模及去耦方法

張毅

(西安電子科技大學(xué) CAD所，陜西 西安 710071)

摘要現(xiàn)階段比較成熟的電源配送網(wǎng)絡(luò)(PDN)分析方法多是針對(duì)單芯片單電源端口進(jìn)行，無法滿足高速系統(tǒng)多電源軌道的需求。文中通過對(duì)N端口網(wǎng)絡(luò)的理論推導(dǎo)，分析了多電源端口PDN阻抗增加的原理，引入多輸入阻抗的概念，用以精確捕捉PDN電流分布特性，進(jìn)而提出了一種適用于多芯片多輸入PDN的分布式建模方法，并給出復(fù)雜PDN整板去耦方案。實(shí)驗(yàn)例證表明，給出的去耦方案能有效地將所有芯片的多輸入阻抗降低到目標(biāo)阻抗之下，滿足系統(tǒng)5%噪聲容限范圍要求。

關(guān)鍵詞PDN；多芯片多輸入；分布式建模；去耦

隨著晶體管特征尺寸進(jìn)入亞微米/納米級(jí)別，高速系統(tǒng)芯片集成度不斷提高，信號(hào)轉(zhuǎn)換速率日益加快，導(dǎo)致電源噪聲越發(fā)嚴(yán)重，這就對(duì)印制電路板上電源配送網(wǎng)絡(luò)(PowerDeliveryNetwork，PDN)的去耦設(shè)計(jì)提出更嚴(yán)格的要求?，F(xiàn)階段比較成熟的PDN去耦分析多是針對(duì)單芯片單輸入網(wǎng)絡(luò)進(jìn)行[1]，采用集總建?；蚪品植际浇７椒▽?duì)互連網(wǎng)絡(luò)的電氣特性進(jìn)行描述，無法準(zhǔn)確捕捉高頻范圍內(nèi)PDN電源端口間的相互影響和電流分布兩種特性，也就無法對(duì)多芯片多輸入PDN的去耦設(shè)計(jì)給出直觀的指導(dǎo)意見。針對(duì)上述問題，本文基于高頻范圍內(nèi)PDN的電流分布特性和阻抗增加原理，提出了一種新的多芯片多輸入PDN分布式建模方法，并給出了復(fù)雜PDN去耦方法。

1建模分析

1.1PDN電流分布特性

復(fù)雜電路系統(tǒng)通常包含多個(gè)功能芯片，每個(gè)芯片又會(huì)封裝多個(gè)電源地引腳。對(duì)于多電源端口的供電，系統(tǒng)會(huì)辟出專門的電源地平面以提供及時(shí)有效的功率傳輸。通常把電源地平面稱為平面PDN。不同頻率范圍內(nèi)，平面PDN的電流分布會(huì)表現(xiàn)出不同的特性。

在未添加去耦設(shè)計(jì)時(shí)，全部頻率范圍內(nèi)，每個(gè)芯片端口的激勵(lì)電流會(huì)平均分布在整個(gè)PDN平面上，此時(shí)PDN的電流分布表現(xiàn)為全局特性；對(duì)PDN添加去耦設(shè)計(jì)后，在低頻范圍內(nèi)，平面PDN的電流分布仍表現(xiàn)出全局特性，隨著頻率升高，由于中高頻去耦電容器可為其附近的電源端口提供及時(shí)有效的功率傳輸，使得高速電流回路在本地形成，芯片端口的激勵(lì)電流不會(huì)擴(kuò)散到整個(gè)平面，此時(shí)PDN的電流分布表現(xiàn)為本地特性。

工程師對(duì)復(fù)雜PDN的去耦設(shè)計(jì)應(yīng)同時(shí)考慮平面PDN的這兩種電流分布特性，因其直接關(guān)系著不同芯片電源端口的相互影響，否則就不能準(zhǔn)確評(píng)估PDN由于電流疊加導(dǎo)致的回路阻抗增加及額外電源噪聲，導(dǎo)致PDN去耦方案的欠設(shè)計(jì)。

1.2多輸入阻抗提取

將多芯片多輸入PDN看作一個(gè)N端口網(wǎng)絡(luò)。圖1(a)表示所有芯片同時(shí)分析時(shí)PDN的N端口等效網(wǎng)絡(luò)，用以表征不同芯片電流疊加的影響，其中每個(gè)端口代表一個(gè)負(fù)載芯片。圖1(b)表示只對(duì)其中的一個(gè)芯片分析時(shí)建立的N端口等效網(wǎng)絡(luò)，用以捕捉同一芯片所有電源引腳電流疊加的影響，其中每個(gè)端口代表該芯片的一個(gè)電源地引腳。

圖1　多芯片多輸入PDN的等效N端口網(wǎng)絡(luò)

由歐姆定律，N端口網(wǎng)絡(luò)輸入輸出矩陣方程為

(1)

其中，I1,…,IN為端口的激勵(lì)電流；U1,…,UN為端口的外部壓降；Zmn為端口間的互阻抗；Znn為端口n的自阻抗。端口自阻抗，即為單獨(dú)使能芯片ICn時(shí)，芯片內(nèi)部多對(duì)電源地引腳的電流相互疊加使得芯片端口感受到的阻抗。假設(shè)芯片ICn具有M對(duì)電源地引腳，激勵(lì)電流為In，單獨(dú)使能該芯片時(shí)外部壓降為Un′，故端口n的自阻抗Znn為

(2)

由式(1)，對(duì)于具有N個(gè)負(fù)載芯片的PDN

Un=Zn1I1+Zn2I2+…+ZnNIN

(3)

可得芯片端口n感受到的PDN總阻抗為

(4)

上述芯片端口阻抗的提取過程中不僅通過自阻抗Znn包含了單個(gè)芯片內(nèi)部所有電源地引腳之間的相互影響，且通過轉(zhuǎn)移阻抗Zmn包含了不同芯片端口間的疊加影響，因此可同時(shí)捕捉平面PDN不同頻率范圍內(nèi)所表現(xiàn)出的全局特性和本地特性。區(qū)別于傳統(tǒng)PDN自阻抗的分析方法，這里引入多輸入阻抗的概念，用以描述不同頻率范圍內(nèi)平面PDN電流分布的全局特性和本地特性及對(duì)目標(biāo)芯片回路阻抗的影響。

1.3分布式模型

多輸入阻抗的提取過程中模型端口需要添加大小等于實(shí)際平均電流的激勵(lì)源，這種激勵(lì)方式在現(xiàn)有的FDM[2]、FEM[3]、FDTD[4]等分布式PDN建模方法中很難實(shí)現(xiàn)。由于HSPICE、ADS等電路仿真器中可方便完成激勵(lì)源的添加[5]，因此應(yīng)將PDN建模為其可識(shí)別的形式。二維分布式電路法可用于任何形狀的PDN建模，也可方便添加任意數(shù)量的去耦電容器，便于瞬態(tài)分析和AC分析，具有較好的通用性。

以矩形平面對(duì)為例，該建模方法是把平面看作二維傳輸線，將其劃分成很多單元柵格，每個(gè)單元格代表一個(gè)長度與寬度相等的平行板傳輸線[6]。其中，每個(gè)單元格中的每條傳輸線都可用集總元件建模為T模型或者π模型，如圖2所示。

圖2　PDN平面單元格劃分及建模

首先將每個(gè)劃分出來的單元柵格利用R、L、C和G建模為T型等效電路，然后再將建模后的所有單元柵格等效電路連接起來，構(gòu)成一個(gè)二維分布式電路法SPICE等電路仿真器兼容的平面PDN等效模型，如圖3所示。

由信號(hào)完整性相關(guān)知識(shí)[7]，單元格的參數(shù)計(jì)算如下

(5)

其中，ε0和μ0分別為自由空間中介電常數(shù)和磁導(dǎo)率；εr為相對(duì)介電常數(shù)；σc為電導(dǎo)率；w為單元格尺寸；d為兩平面之間的間距；t為金屬平面的厚度；f為頻率；ω為角頻率；tanδ為損耗角正切。

圖3　復(fù)雜PDN二維分布式平面電路法模型

故有損介質(zhì)非理想導(dǎo)體單元格的橫向阻抗和縱向?qū)Ъ{可表示為

ZL=jωC+ωCtanδ

(6)

可以看出，該分布式模型的參數(shù)計(jì)算過程包含了PDN時(shí)延、損耗等高頻分布效應(yīng)，并方便添加多端口激勵(lì)模式，因此可全面表征不同頻帶范圍內(nèi)PDN的電流分布特性，用于多輸入阻抗的準(zhǔn)確提取。

2去耦方法及驗(yàn)證

基于前面復(fù)雜PDN多輸入阻抗分析和分布式建模方法，給出以下適用于多芯片多電源端口PCB板的去耦方法：(1)查閱相關(guān)資料，獲取待去耦PCB的系統(tǒng)工作信息，包括不同芯片的輸入電壓、平均電流、噪聲容限。確定去耦截止頻率；(2)對(duì)于同一電源地平面上的所有負(fù)載芯片，將其看作一個(gè)N端口PDN，其中每個(gè)芯片的位于該電源地平面上的所有電源地引腳看作一個(gè)總端口；(3)選擇具有最大工作電流、最多電源地引腳數(shù)目的芯片作為去耦目標(biāo)芯片。對(duì)于兩者條件不能同時(shí)滿足的情況，可折衷選擇；(4)利用二維分布式電路法建立選取的N端口PDN的分布式模型。建模時(shí)每個(gè)芯片端口要加上大小等于實(shí)際平均電流的激勵(lì)源；(5)HSPICE或SIWAVE、ADS聯(lián)合仿真，提取目標(biāo)芯片的多輸入阻抗曲線，包括幅度和相位信息；(6)有理函數(shù)矢量擬合，擬合仿真得到的目標(biāo)芯片多輸入阻抗曲線的有理函數(shù)[8]，用于去耦設(shè)計(jì)的數(shù)值評(píng)判標(biāo)準(zhǔn)；(7)基于目標(biāo)芯片多輸入阻抗函數(shù)，利用最大違背點(diǎn)去耦選電容算法[9]，給出電容器選擇方案；(8)將(7)中得出的電容器選擇方案加載到(4)中建立的N端口PDN分布式模型中，仿真驗(yàn)證此時(shí)的目標(biāo)芯片多輸入阻抗是否低于目標(biāo)阻抗。同時(shí)驗(yàn)證SSN噪聲是否在芯片噪聲容限范圍之內(nèi)；(9)逐一驗(yàn)證該電容器選擇方案對(duì)其余芯片去耦效果。如果針對(duì)某一距離較遠(yuǎn)芯片去耦設(shè)計(jì)不足，在該選擇方案基礎(chǔ)上，重新計(jì)算此時(shí)PDN芯片端口回路阻抗，重復(fù)步驟(4)～(9)后續(xù)添加。

實(shí)驗(yàn)板仿真驗(yàn)證該去耦方法的有效性。簡便起見，設(shè)計(jì)一具有兩個(gè)芯片的PCB板，同一電源地平面上芯片IC1具有8個(gè)電源引腳，額定輸入電壓3.3V，平均電流4A；芯片IC2具有4個(gè)電源引腳，平均電流2A。實(shí)驗(yàn)板大小60mm×80mm，介質(zhì)材料FR4，損耗常數(shù) 為0.02，板層厚度0.2mm。實(shí)驗(yàn)板如圖4所示。

圖4　復(fù)雜PDN去耦實(shí)驗(yàn)板

利用論文介紹的二維分布式電路法對(duì)該P(yáng)DN進(jìn)行建模，并仿真提取未去耦時(shí)兩芯片的多輸入阻抗。仿真結(jié)果如圖5所示，其中，實(shí)線代表多輸入阻抗曲線，點(diǎn)劃線代表傳統(tǒng)單端口PDN分析的自阻抗曲線。

可見，PDN基于多輸入阻抗概念和分布式模型得到的芯片端口阻抗遠(yuǎn)大于傳統(tǒng)單端口分析的自阻抗，說明了該阻抗提取方法的精確性。將芯片IC1選作去耦目標(biāo)芯片，對(duì)仿真得出的多輸入阻抗曲線進(jìn)行矢量擬合，得到IC1端口阻抗函數(shù)為

(7)

圖5　未添加去耦電容器時(shí)的多輸入阻抗和單端口自阻抗

利用本文提出的去耦方法，選擇出的電容器組合如表1所示。

表1　基于整板去耦方案的電容器選擇

將實(shí)驗(yàn)板添加上表選擇出的去耦電容器組合方案，ADS中仿真得到此時(shí)芯片IC1、IC2阻抗及電源噪聲如圖6所示。其中，圖6(a)實(shí)線代表未去耦時(shí)芯片IC1多輸入阻抗，虛線代表添加去耦設(shè)計(jì)后芯片IC1多輸入阻抗，點(diǎn)劃線代表去耦后IC2多輸入阻抗；圖6(b)點(diǎn)劃線代表去耦后芯片IC1電源噪聲，實(shí)線代表去耦后芯片IC2電源噪聲。

由此可見，論文提出的基于分布式建模的多芯片多輸入PDN去耦方案在去耦截止頻率范圍內(nèi)可有效地將芯片IC1和IC2的多輸入阻抗均降低到目標(biāo)阻抗以下，并將芯片電源噪聲控制在5%噪聲容限范圍之內(nèi)。

圖6　添加去耦設(shè)計(jì)后芯片IC1、IC2的測量曲線

3結(jié)束語

當(dāng)今業(yè)界對(duì)復(fù)雜PDN的去耦設(shè)計(jì)還沒有形成一套系統(tǒng)的解決方法。本文基于PDN分布式建模給出了一種適用于多芯片多電源端口的PDN去耦方法，選擇出的電容器組合可有效控制PCB板上電源噪聲，對(duì)實(shí)際工程去耦具有較高的實(shí)用價(jià)值。該方法將復(fù)雜PDN的去耦設(shè)計(jì)流程化，提高了PDN設(shè)計(jì)效率，降低了成本。

參考文獻(xiàn)

[1]斯瓦米納坦·恩金.芯片及系統(tǒng)的電源完整性建模與設(shè)計(jì)[M].李玉山,張木水,譯.北京:電子工業(yè)出版社,2009.

[2]MondalM,ArchambeaultB,JandhyalaV.Enablingearlydesignofcomplexpowerdeliverynetworksusingspatially-nonuniformfinite-differencemethod[C].SantaClara:DesignConference, 2010.

[3]EnginAE,BharathK,SwaminathanM.Multilayeredfinitedifferencemethodformodelingofpackageandprintedcircuitboardplanes[J].IEEETransactionsonElectromagneticCompatibility,2007,49(2): 441-447.

[4]FangJ,RenJ.Locallyconformedfinite-differencetime-domainalgorithmofmodelingarbitraryshapeplanarmetalstrips[J].IEEETransactionsonMicrowaveTheoryandTechniques,1993, 41(5):830-838.

[5]閻照文.信號(hào)完整性仿真分析方法[M].北京:中國水利水電出版社,2011.

[6]張木水,李玉山.信號(hào)完整性分析與設(shè)計(jì)[M].北京:電子工業(yè)出版社,2010.

[7]EricBogatin.信號(hào)完整性分析[M].李玉山,李麗平,譯.北京:電子工業(yè)出版社,2005.

[8]BjemGustavsen,AdamSemlyen.Simulationoftransmissionlinetransientsusingvectorfittingandmodaldecomposition[J].IEEETransactionsonPowerDelivery,1998,13(2):605-614.

[9]劉婷婷.電源分配網(wǎng)絡(luò)分析及電容器精確建模[D].西安:西安電子科技大學(xué),2011.

A New Distributed Modeling and Decoupling Method for Multi-chip Power Delivery Network

ZHANGYi

(InstituteofElectronicCAD,XidianUniversity,Xi’an710071,China)

AbstractAt the present stage more mature decoupling analyses of PDN aim mostly at the single chip and single input network, failing to meet the analysis requirements of the increasingly high-speed and highly integrated system. Based on the N-port network theory, this paper analyzes the principle of resistance increases for multi-power port PDN, introduces the new concept of multi-input impedance in order to catch the distributed characteristics of PDN current, and gives the decoupling method for complex PDN finally. The experimental results prove that the proposed decoupling scheme can reduce multi-input impedance of all the chips to below target impedance effectively to meet the requirements of the system 5% noise margin.

KeywordsPDN; multi-chip and multi-input; distributed modeling; decoupling method

收稿日期:2015- 11- 10

作者簡介:張毅(1988-)，男，碩士研究生。研究方向：電源完整性。

doi:10.16180/j.cnki.issn1007-7820.2016.07.038

中圖分類號(hào)TN919.2

文獻(xiàn)標(biāo)識(shí)碼A

文章編號(hào)1007-7820(2016)07-132-05