基于鎖相環(huán)電源噪聲引起的周期抖動(dòng)分析

朱　劍

(西安電子科技大學(xué) 電子工程學(xué)院，陜西 西安 710071)

?

基于鎖相環(huán)電源噪聲引起的周期抖動(dòng)分析

朱劍

(西安電子科技大學(xué) 電子工程學(xué)院，陜西 西安 710071)

摘要針對(duì)電源噪聲在時(shí)鐘電路的鎖相環(huán)中引起的抖動(dòng)問題，通過分析周期抖動(dòng)和相位抖動(dòng)與電源噪聲間的關(guān)系，提出了用于預(yù)測(cè)電源噪聲引起的鎖相環(huán)抖動(dòng)峰峰值的計(jì)算公式。文中預(yù)測(cè)的抖動(dòng)峰峰值與HSPICE的仿真結(jié)果間的誤差最大為3%，說明了文中公式的有效性。

關(guān)鍵詞鎖相環(huán)；電源噪聲；周期抖動(dòng)

鎖相環(huán)的工作原理[1-4]早在30年代就被提出，其本質(zhì)上就是一個(gè)閉環(huán)反饋的控制電路。鎖相環(huán)電路實(shí)現(xiàn)的功能是使輸出信號(hào)(反饋信號(hào))和輸入信號(hào)(參考信號(hào))在相位與頻率上實(shí)現(xiàn)同步，它為系統(tǒng)的其他部分提供了一個(gè)干凈而且穩(wěn)定的時(shí)鐘輸出信號(hào)。鎖相環(huán)可以產(chǎn)生倍頻或分頻輸出時(shí)鐘，被廣泛應(yīng)用于串行通信系統(tǒng)中。隨著集成電路工作頻率不斷提升，鎖相環(huán)的工作頻率越來越高，電源噪聲也逐漸增大[5]。然而從始至終，它的基本電路原理框架從未發(fā)生變化，最根本的理論依然是自動(dòng)控制理論。因?yàn)殚]環(huán)反饋系統(tǒng)達(dá)到百分之百的穩(wěn)定是不可能的，總是存在一定的波動(dòng)，加之電源噪聲的影響，鎖相環(huán)產(chǎn)生的抖動(dòng)從自動(dòng)控制原理角度來看也是無法規(guī)避的。本文通過采用貝斯特的《鎖相環(huán)設(shè)計(jì)、仿真與應(yīng)用》書中的鎖相環(huán)模型[6]，建立鎖相環(huán)的HSPICE模型[7]，深入探討電源噪聲對(duì)鎖相環(huán)電路抖動(dòng)的影響。由周期抖動(dòng)表達(dá)式推出相位抖動(dòng)表達(dá)式，可以利用周期抖動(dòng)來計(jì)算相位抖動(dòng)，并通過測(cè)量壓控振蕩器的抖動(dòng)模擬數(shù)據(jù)對(duì)表達(dá)式的有效性進(jìn)行了驗(yàn)證。接著提出了不同頻率電源噪聲引起的周期抖動(dòng)表達(dá)式，說明周期抖動(dòng)和電源噪聲有著良好的線性關(guān)系。

1鎖相環(huán)模型

鎖相環(huán)由4個(gè)基本部分組成:鑒相器+電荷泵、低通濾波器、壓控振蕩器和分頻器?？驁D如圖1所示。鑒相器用于鑒別輸入信號(hào)和反饋信號(hào)間的相位差，使反饋信號(hào)和輸入信號(hào)在相位與頻率上實(shí)現(xiàn)同步。電荷泵的作用是將鑒相器輸出的數(shù)字信號(hào)變換為一個(gè)穩(wěn)定模擬的輸出電壓，這個(gè)電壓通過低通濾波器之后進(jìn)入壓控振蕩器的工作頻率[8]。低通濾波器用于濾除電荷泵輸出信號(hào)中的高頻分量，得到低頻且近似于直流的控制信號(hào)。壓控振蕩器的關(guān)鍵性能參數(shù)有：中心頻率、調(diào)節(jié)線性度、調(diào)節(jié)范圍、電源與共模抑制、輸出振幅、輸出信號(hào)純度、功耗等[9]。壓控振蕩器對(duì)噪聲非常敏感，理想壓控振蕩器的輸出頻率是其輸入電壓的線性函數(shù)。電源噪聲會(huì)影響壓控振蕩器的輸出頻率，進(jìn)而影響輸出信號(hào)的抖動(dòng)值。

2周期抖動(dòng)表示相位抖動(dòng)的公式推導(dǎo)

圖2所示為抖動(dòng)[10]時(shí)鐘波形和理想時(shí)鐘波形進(jìn)行對(duì)比，得到相位抖動(dòng)的表達(dá)式為

Δtn=tn-Tn

(1)

圖1　鎖相環(huán)結(jié)構(gòu)

圖2　抖動(dòng)示意圖

周期抖動(dòng)的定義為

Δtpn=(tn-tn-1)-T0=

(tn-Tn)-(tn-1-Tn-1)=Δtn-Δtn-1

(2)

由上式可知，相位抖動(dòng)可由周期抖動(dòng)進(jìn)行表示。根據(jù)式(2)，n時(shí)刻相位抖動(dòng)的值為

(3)

其中，Δt1≠Δt2≠Δt3≠Δt4…≠Δtn，如果這些相位抖動(dòng)相等，則周期抖動(dòng)為零。圖2中的抖動(dòng)時(shí)鐘波形的眼圖如圖3所示。

根據(jù)眼圖的形成原理，在圖3中信號(hào)眼圖的抖動(dòng)峰峰值表達(dá)式如下

J=max(ΔtRi)-min(ΔtRi)，i=1,2,…,n

(4)

圖3　時(shí)鐘抖動(dòng)的眼圖

其中，ΔtRi表示信號(hào)上升邊的周期抖動(dòng)累計(jì)和；n表示上邊的個(gè)數(shù)；J表示眼圖中抖動(dòng)峰峰值。其中占空比失真(DCD)能夠影響眼圖中抖動(dòng)的大小，如圖3所示。當(dāng)存在占空比失真的時(shí)候，式(4)可以用式(5)來表示

J=max(ΔtRi,ΔtFi)-min(ΔtRi,ΔtFi)i=1,2,…,n

(5)其中，ΔtFi代表了下降邊的周期抖動(dòng)累計(jì)和。當(dāng)占空比失真被減弱到可以忽略的時(shí)候，可以用式(4)來計(jì)算眼圖中的抖動(dòng)峰峰值。聯(lián)合式(3)和式(4)，可得到

(6)

由式(6)可知，抖動(dòng)峰峰值可以由相位抖動(dòng)進(jìn)行計(jì)算。當(dāng)鎖相環(huán)的工作頻率為400MHz，電源噪聲的頻率為50MHz時(shí)，HSPICE仿真和由式(6)計(jì)算得到的鎖相環(huán)輸出信號(hào)的周期抖動(dòng)峰峰值如表1所示。通過表1中的數(shù)據(jù)可以看出式(6)的正確性。

表1　HSPICE仿真結(jié)果和式(6)求得的周期抖動(dòng)峰峰值

3電源噪聲和周期抖動(dòng)的關(guān)系

為得到電源噪聲與抖動(dòng)峰峰值間的關(guān)系，先研究壓控振蕩器中電源噪聲和相位抖動(dòng)間的關(guān)系，因?yàn)楫?dāng)設(shè)置壓控振蕩器的電源噪聲為一個(gè)恒定值時(shí)，電源噪聲是影響抖動(dòng)的主要因素。

電源噪聲、相位抖動(dòng)和周期抖動(dòng)的波形圖如圖4所示。為更容易地觀察相位抖動(dòng)和電源噪聲間的關(guān)系，將相位抖動(dòng)和周期抖動(dòng)的幅度放大K倍，并且去除電源噪聲和抖動(dòng)間的相位差。從圖4中可以看出周期抖動(dòng)和電源噪聲間具有良好的線性關(guān)系。

圖4　抖動(dòng)、周期抖動(dòng)和電源噪聲波形圖

電源噪聲是影響壓控振蕩器輸出信號(hào)抖動(dòng)的主要因素。然而，鎖相環(huán)是一個(gè)復(fù)雜的非線性系統(tǒng)，有許多的因素導(dǎo)致抖動(dòng)的產(chǎn)生。在閉環(huán)鎖相環(huán)中，影響抖動(dòng)的非理想因素除了電源噪聲還有壓控振蕩器的控制信號(hào)。圖5所示為閉環(huán)鎖相環(huán)輸出波形的眼圖。仿真時(shí)間為10μs，電源參考電壓的值是1V。電源噪聲是頻率為25MHz，振幅峰峰值為60mV的正弦信號(hào)，鎖相環(huán)的工作頻率為400MHz。當(dāng)眼圖采樣時(shí)間為5μs時(shí)，抖動(dòng)峰峰值為63ps，如圖5(a)所示;當(dāng)把眼圖的采樣時(shí)間調(diào)整為0.02μs時(shí),抖動(dòng)峰峰值為54.2ps，如圖5(b)所示，閉環(huán)鎖相環(huán)的抖動(dòng)隨著工作時(shí)間的延長(zhǎng)而變大。

圖5　鎖相環(huán)輸出波形的眼圖

壓控振蕩器的控制電壓也是影響鎖相環(huán)抖動(dòng)的一個(gè)因素，如果控制電壓是不平滑的，并且有大的波動(dòng)，對(duì)鎖相環(huán)的抖動(dòng)會(huì)有較大的影響。如圖5所示，壓控振蕩器控制電壓的波動(dòng)會(huì)使鎖相環(huán)的總抖動(dòng)比一個(gè)噪聲周期內(nèi)大得多，圖6所示為鎖相環(huán)輸出信號(hào)抖動(dòng)隨壓控振蕩器的控制電壓變化趨勢(shì)，從圖中可以看出，鎖相環(huán)輸出信號(hào)的相位抖動(dòng)隨壓控振蕩器控制電壓的波動(dòng)產(chǎn)生劇烈變化。

圖6　壓控振蕩器的控制電壓對(duì)鎖相環(huán)相位抖動(dòng)的影響

圖7所示為鎖相環(huán)的周期抖動(dòng)和壓控振蕩器控制電壓的關(guān)系。從圖中可以看出鎖相環(huán)的周期抖動(dòng)不會(huì)隨著壓控振蕩器控制電壓的變化有明顯變化。

圖7　鎖相環(huán)的周期抖動(dòng)與控制電壓

定義一個(gè)系數(shù)K，它表示的是周期抖動(dòng)和電源噪聲幅度的比值。顯然當(dāng)電源噪聲某點(diǎn)的值接近于零時(shí)，這個(gè)比值將會(huì)接近于無窮大，此時(shí)系數(shù)K沒有意義，正如圖5所示。為確保預(yù)測(cè)的準(zhǔn)確性，刪除電源噪聲和周期抖動(dòng)接近于零的數(shù)值，即將較大的系數(shù)K設(shè)置為零。設(shè)置后計(jì)算得到系數(shù)K的平均值如圖8所示。

圖8　周期抖動(dòng)和電源噪聲的比值系數(shù)

系數(shù)K能應(yīng)用于預(yù)測(cè)不同電源噪聲下的周期抖動(dòng)。當(dāng)電源噪聲是由不同頻率的正弦波累加所成時(shí)，周期抖動(dòng)計(jì)算公式如下

(7)

其中，n是具有不同頻率的電源噪聲數(shù)量；fi表示不同電源噪聲的頻率；Tvco表示壓控振蕩器的振蕩周期；k表示一個(gè)常系數(shù)；m表示不同電源噪聲頻率fi的最小公倍數(shù)與Tvco的比值；φ表示電源噪聲和壓控振蕩器輸出信號(hào)的相位差；Ai表示電源噪聲的振幅。

將式(7)代入式(6)，得到抖動(dòng)峰峰值。表2中顯示了將通過式(6)和式(7)得到的抖動(dòng)峰峰值與通過HSPICE仿真得到的抖動(dòng)峰峰值的對(duì)比，其中Vpp是正弦電壓噪聲的峰峰值，表中的數(shù)據(jù)說明了式(7)的正確性。

表2　HSPICE仿真抖動(dòng)峰峰值和用本文方法結(jié)果的對(duì)比

4結(jié)束語

抖動(dòng)是衡量鎖相環(huán)性能的重要參數(shù)，在高速電路設(shè)計(jì)中對(duì)抖動(dòng)的研究變得越來越重要，特別是抖動(dòng)和電源噪聲之間的線性關(guān)系。本文通過公式推導(dǎo)得到用周期抖動(dòng)表示相位抖動(dòng)的公式。通過分析鎖相環(huán)輸出信號(hào)與周期抖動(dòng)可知周期抖動(dòng)和電源噪聲具有良好的線性關(guān)系，并不受壓控振蕩器控制電壓波動(dòng)的影響。周期抖動(dòng)和電源噪聲近似的線性關(guān)系可以用來準(zhǔn)確預(yù)測(cè)鎖相環(huán)輸出信號(hào)的抖動(dòng)峰峰值。通過對(duì)比HSPICE仿真和本文計(jì)算的抖動(dòng)峰峰值，說明了文中方法的有效性。

參考文獻(xiàn)

[1]魏建軍.快速鎖定的低功耗電荷泵鎖相環(huán)[J].華南理工大學(xué)學(xué)報(bào),2009,37(9):71-76.

[2]王照峰,王仕成,蘇德倫.鎖相環(huán)電路的基本概念及應(yīng)用研究[J].電氣應(yīng)用,2005,24(8):46-48.

[3]陳文煥.電荷泵鎖相環(huán)的基礎(chǔ)研究[D].成都:電子科技大學(xué),2005.

[4]魯昆生,王福昌.電荷泵鎖相環(huán)設(shè)計(jì)方法研究[J].華中理工大學(xué)學(xué)報(bào),2000, 28(1):62-64.

[5]EricBogatin.信號(hào)完整性與電源完整性分析電源完整性分析[M].2版.李玉山,劉洋,譯.北京:電子工業(yè)出版社,2015.

[6]貝斯特.鎖相環(huán)設(shè)計(jì)、仿真與應(yīng)用[M].5版.北京:清華大學(xué)出版社,2007.

[7]Synopsys.HSPICE?Simulationandanalysisuserguide[M].Ameria:Synopsys,2007.

[8]姚婧婧,趙紅東,毛鍵,等.鎖相環(huán)電路中壓控振蕩器的分析與設(shè)計(jì)[J].電子設(shè)計(jì)工程,2011,19(24):177-180.

[9]房慶艷.壓控振蕩器的設(shè)計(jì)與優(yōu)化[D].哈爾濱:哈爾濱工程大學(xué),2009.

[10]李鵬.高速系統(tǒng)設(shè)計(jì):抖動(dòng)、噪聲與信號(hào)完整性[M].李玉山,譯.北京:電子工業(yè)出版社,2009.

Analysis of Period Jitter Induced by Power Supply Noise of Phase Locked Loop

ZHUJian

(SchoolofElectronicEngineering,XidianUniversity,Xi’an710071,China)

AbstractIn terms of the jitter in phase locked phase loop caused by the power supply noise, the equation used to predict the peak-to-peak jitter induced by power supply noise is presented through analyzing the relation between the power supply noise, the phase jitter and the period jitter. The maximum error between the results predicted by the equation presented in this paper and simulated by HSPICE is 3%, which verifies the accuracy of this equation.

Keywordsphase clocked loop; power supply noise; period jitter

收稿日期:2015- 11- 13

作者簡(jiǎn)介:朱劍(1990-),男,碩士研究生。研究方向：電源完整性等。

doi:10.16180/j.cnki.issn1007-7820.2016.07.030

中圖分類號(hào)TN911.8

文獻(xiàn)標(biāo)識(shí)碼A

文章編號(hào)1007-7820(2016)07-102-04