基于VPX總線的高速注入式導(dǎo)引頭圖像模擬器設(shè)計(jì)方法

張 維

北京航天自動(dòng)控制研究所，北京100854

?

基于VPX總線的高速注入式導(dǎo)引頭圖像模擬器設(shè)計(jì)方法

張 維

北京航天自動(dòng)控制研究所，北京100854

介紹了一種新型的高速注入式圖像模擬器。該模擬器以VPX總線高性能計(jì)算平臺(tái)為基礎(chǔ)，突破了VPX架構(gòu)總體設(shè)計(jì)、高速串行總線傳輸、串/并行總線接口轉(zhuǎn)換以及VPX和PCI設(shè)備兼容等關(guān)鍵技術(shù)，通過綜合運(yùn)用高速串行總線、并行總線DMA傳輸和乒乓控制設(shè)計(jì)技術(shù)，實(shí)現(xiàn)了在預(yù)定周期內(nèi)大批量數(shù)據(jù)的生成和高速注入傳輸，為未來VPX技術(shù)在仿真領(lǐng)域的深入研究和應(yīng)用打下了技術(shù)基礎(chǔ)。

VPX總線；圖像模擬器；注入式；LVDS接口；乒乓控制

注入式方案已廣泛應(yīng)用于多模復(fù)合制導(dǎo)飛行系統(tǒng)的半實(shí)物仿真驗(yàn)證中，它采用導(dǎo)引頭圖像模擬器代替真實(shí)導(dǎo)引頭，在仿真飛行試驗(yàn)過程中為彈上計(jì)算機(jī)實(shí)時(shí)注入圖像數(shù)據(jù)，使彈上計(jì)算機(jī)可完成信息融合和制導(dǎo)計(jì)算。該方案的優(yōu)點(diǎn)在于制導(dǎo)仿真不再依賴于導(dǎo)引頭子系統(tǒng)的工作狀態(tài)，可集中于制導(dǎo)設(shè)計(jì)和方法的考核與驗(yàn)證，節(jié)約了試驗(yàn)成本。

隨著制導(dǎo)技術(shù)的發(fā)展，導(dǎo)引頭圖像模擬器面臨兩方面的挑戰(zhàn)： 1)提高制導(dǎo)系統(tǒng)精度使圖像數(shù)據(jù)規(guī)模急劇增加，要求模擬器具備對(duì)大批量數(shù)據(jù)高速處理和注入的能力； 2)開展仿真任務(wù)的工作環(huán)境更加多樣，要求模擬器具有更加緊湊的結(jié)構(gòu)和更強(qiáng)的環(huán)境適應(yīng)性。

目前，仿真試驗(yàn)中的計(jì)算平臺(tái)主要是以CPCI和VME為代表的并行總線架構(gòu)， VPX作為新一代串行總線架構(gòu)已逐步在航天軍工領(lǐng)域得到應(yīng)用。本文介紹了一種應(yīng)用于紅外成像尋的制導(dǎo)系統(tǒng)仿真試驗(yàn)中的高速注入式圖像模擬器的研制情況，包括系統(tǒng)組成、設(shè)計(jì)方法和應(yīng)用情況。

1 系統(tǒng)組成

1.1 VPX總線架構(gòu)的優(yōu)點(diǎn)

在圖像模擬器中采用VPX總線架構(gòu)的優(yōu)點(diǎn)是：

1) VPX總線采用高速串行總線互聯(lián)技術(shù)，以PCIe總線為例，每個(gè)串行通路的帶寬可達(dá)500MB/s[1]，遠(yuǎn)高于其它總線。不但可提高現(xiàn)有模擬器的數(shù)據(jù)傳輸和處理能力，還可滿足未來一段時(shí)期內(nèi)處理器和外圍設(shè)備的數(shù)據(jù)吞吐需求；

2) VPX標(biāo)準(zhǔn)支持多種總線拓?fù)浣Y(jié)構(gòu)，既可按傳統(tǒng)的主從式方式工作，也可實(shí)現(xiàn)多處理器并行工作，使圖像模擬器具有處理更高分辨率圖像的提升空間；

3) VPX可以全面兼容VME/CPCI等標(biāo)準(zhǔn)的軟、硬件設(shè)計(jì)，支持串行和并行規(guī)范的混合工作，具有良好的繼承性和兼容性，可降低設(shè)計(jì)風(fēng)險(xiǎn)，提高設(shè)計(jì)效率；

4) VPX機(jī)箱結(jié)構(gòu)比VME/CPCI更加堅(jiān)固，支持多種散熱模式。內(nèi)部選用高可靠的RT2型板卡連接器并增加了ESD保護(hù)功能，能滿足復(fù)雜試驗(yàn)環(huán)境下工作的可靠性。

1.2 圖像模擬器與彈上計(jì)算機(jī)的接口關(guān)系

圖像模擬器采用VPX總線實(shí)現(xiàn)主處理模件與LVDS接口模件的信息傳輸，并把生成的導(dǎo)引頭實(shí)時(shí)圖像在規(guī)定時(shí)刻發(fā)送給彈上計(jì)算機(jī)，圖像模擬器與彈上計(jì)算機(jī)的接口關(guān)系如圖1所示。

圖1 圖像模擬器與彈上計(jì)算機(jī)的接口關(guān)系

1.3 圖像模擬器總體結(jié)構(gòu)及功能

圖像模擬器采用VPX標(biāo)準(zhǔn)機(jī)箱為結(jié)構(gòu)主體，機(jī)箱內(nèi)部安裝一塊背板，背板槽上插裝VPX主處理模件和LVDS接口模件。

各部分主要完成的功能為：

1) VPX機(jī)箱采用大地信合公司的SIV-0505A1型5U高VPX系統(tǒng)平臺(tái)，提供整機(jī)框架；

2) VPX背板為6U尺寸，提供模件工作電源和符合VPX規(guī)范的數(shù)據(jù)連接通路。背板上帶有 5個(gè)模件插槽，槽位間采用全網(wǎng)絡(luò)結(jié)構(gòu),任意2個(gè)插槽間都采用PCIe串行總線傳輸數(shù)據(jù)，每個(gè)PCIe通路一個(gè)方向理論上數(shù)據(jù)傳輸率最高可達(dá)250MB/s；

3) VPX主處理模件選用英國(guó)CCT公司的VR737/08x型處理器板，采用 Intel Core i7處理器，主頻為2.0GHz；板載4G DDR3-1066 ECC內(nèi)存；支持4×8或8×4PCIe總線接口。主處理器模件運(yùn)行圖像生成模擬軟件，生成實(shí)時(shí)圖像數(shù)據(jù)，每幀圖像像素為640×512，每個(gè)像素的數(shù)據(jù)精度為16位；

4) LVDS接口模件接收實(shí)時(shí)圖數(shù)據(jù)，按預(yù)定幀頻、時(shí)序和信號(hào)模式輸出，LVDS發(fā)送時(shí)鐘為48MHz，幀頻(即彈上計(jì)算機(jī)接收到更新數(shù)據(jù)的周期)為20ms。

2 功能模件設(shè)計(jì)和實(shí)現(xiàn)方式

2.1 功能模件

功能模件采用VPX轉(zhuǎn)PMC載板與PCI電路板結(jié)合的結(jié)構(gòu)形式。

VPX轉(zhuǎn)PMC載板選用英國(guó)CCT公司的VRXMC/x01型載板，負(fù)責(zé)將VPX總線轉(zhuǎn)換為PMC接口并連接到PMC插槽，支持4×4，2×4+1×8，2×8或1×16等多種PCIe總線接口。

PCI電路板采用PMC規(guī)范設(shè)計(jì)，插在載板的PMC槽上，負(fù)責(zé)實(shí)現(xiàn)特定功能。

2.2 PCIe總線接口

模擬器通過PCIe數(shù)據(jù)鏈路進(jìn)行板間圖像數(shù)據(jù)傳輸。PCIe總線每條鏈路中包含多條通路，通路數(shù)是指收發(fā)差分對(duì)的數(shù)量[2]，可有多種選擇。本設(shè)計(jì)中采用1×4鏈路實(shí)現(xiàn)主處理器和LVDS接口模件之間的物理互連，數(shù)據(jù)傳輸過程如圖2所示。

圖2 串并行總線接口轉(zhuǎn)換示意圖

主機(jī)CPU和存儲(chǔ)器通過PCIe橋接芯片和交換開關(guān)連接到PCIe鏈路。本設(shè)計(jì)中交換開關(guān)具有5個(gè)端口，1個(gè)上游端口指向PCIe橋接芯片，4個(gè)下游端口連接4條鏈路，每條鏈路分別連接到背板上的4個(gè)設(shè)備槽。圖像數(shù)據(jù)通過其中一條鏈路傳送到LVDS接口模件的插槽；進(jìn)入VPX轉(zhuǎn)PMC載板后再經(jīng)交換開關(guān)和PMC接口送到LVDS接口模件上；最后通過PCI橋接芯片進(jìn)入本地電路，實(shí)現(xiàn)了從VPX總線到PCI總線再到本地總線的轉(zhuǎn)換過程，可使主

盡管對(duì)于像哈蒙德和摩爾來說，海濱拾荒已是夕陽產(chǎn)業(yè)，但它仍然值得他們繼續(xù)做下去，雖然他們倆如今都不得不再做一些其他的兼職工作以維持生計(jì)，但只有在海上捕撈浮木時(shí)，他們才能感受到與大海的不解之緣，回顧美好的往昔，獲得最大的人生滿足感和身份認(rèn)同感。

處理模件訪問PCI總線功能板。

2.3 LVDS接口模件

圖像數(shù)據(jù)通過LVDS接口模件輸出給彈上計(jì)算機(jī)，為保證數(shù)據(jù)傳輸高效、準(zhǔn)確和可靠，本設(shè)計(jì)中采用DMA，F(xiàn)PGA，SRAM和LVDS發(fā)送器組成的流水線式路徑實(shí)現(xiàn)這一過程。

LVDS接口模件的原理為：圖像模擬器主處理模件計(jì)算出的圖像數(shù)據(jù)通過VPX轉(zhuǎn)PMC載板輸入LVDS接口模件，PCI接口芯片完成PCI總線到本地總線的轉(zhuǎn)換，將圖像數(shù)據(jù)通過總線輸入FPGA；FPGA內(nèi)部集成了時(shí)序控制、緩存FIFO以及定時(shí)控制邏輯單元，與SRAM一起接收?qǐng)D像數(shù)據(jù)并將接收到的數(shù)據(jù)整合為符合幀頻和時(shí)序要求的輸出數(shù)據(jù)；LVDS發(fā)送器將FPGA輸出的數(shù)據(jù)轉(zhuǎn)換為L(zhǎng)VDS格式并發(fā)送給彈上計(jì)算機(jī)。

LVDS接口模件的原理框圖如圖3所示。

圖3 LVDS接口模件框圖

FPGA是模件的核心器件，它的工作決定了圖像數(shù)據(jù)傳輸?shù)男屎驼_性。在模件中設(shè)計(jì)了DMA->FPGA內(nèi)部高速緩存->乒乓操作的板載SRAM的數(shù)據(jù)流路徑，與定時(shí)控制邏輯一起，生成滿足要求的輸出。

FPGA的具體工作過程是：

1) 第1幀圖像數(shù)據(jù)按32位方式通過DMA端口寫入FPGA，通過內(nèi)部FIFO1按16位方式將數(shù)據(jù)輸出給SRAM1；

3) 在20ms時(shí)間內(nèi)，將第2幀圖像數(shù)據(jù)通過FPGA內(nèi)的FIFO2寫入SRAM2；

4) 20ms時(shí)間到且FPGA檢測(cè)SRAM2內(nèi)數(shù)據(jù)幀尾(該幀尾為預(yù)定數(shù)據(jù)量寫完后，硬件自動(dòng)添加)，開始下一個(gè)20ms定時(shí)，同時(shí)發(fā)送SRAM2內(nèi)數(shù)據(jù)；

5) 將下一幀圖像數(shù)據(jù)寫入SRAM1；

6) 20ms時(shí)間到且FPGA檢測(cè)SRAM1內(nèi)數(shù)據(jù)完整，開始下一個(gè)20ms定時(shí)，同時(shí)發(fā)送SRAM1內(nèi)數(shù)據(jù)；

7) 重復(fù)步驟3)～6)，直到發(fā)送完成。

上述數(shù)據(jù)傳輸由PCI9054的DMA控制器和FPGA完成全過程控制，不需軟件參與，也不受主機(jī)狀態(tài)影響，因此能保證接口操作的確定性和數(shù)據(jù)傳輸?shù)目煽啃浴?/p>

3 時(shí)序分析

圖像模擬器的每一幀時(shí)序主要分為數(shù)據(jù)裝訂、數(shù)據(jù)發(fā)送和數(shù)據(jù)計(jì)算等3個(gè)階段，如圖4所示。在各階段都需占用時(shí)間，為保證滿足設(shè)計(jì)指標(biāo)要求，下面分析各階段所需的時(shí)間。

1)數(shù)據(jù)裝訂時(shí)間

數(shù)據(jù)裝訂時(shí)間為主機(jī)將一幀數(shù)據(jù)寫入SRAM所花費(fèi)的時(shí)間，

T1=N1×PCIW

(1)

圖4 模擬器時(shí)序圖

其中，PCIW為PCI總線寫1個(gè)32位數(shù)據(jù)所用的時(shí)間,為3個(gè)總線周期；N1為按32位計(jì)算的一幀圖像數(shù)據(jù)量。

取PCIW=3×(1/33MHz)[3]；

N1=640×512×16/32；

可求得T1=14.75ms。通過電路測(cè)試，得到數(shù)據(jù)實(shí)際裝訂時(shí)間為15.2ms，基本一致。

2) 數(shù)據(jù)發(fā)送時(shí)間

數(shù)據(jù)發(fā)送時(shí)間為從LVDS發(fā)送器到彈上計(jì)算機(jī)的傳輸時(shí)間，

T2=N2×LVDST

(2)

其中，N2為一幀圖像字節(jié)數(shù)，LVDST為L(zhǎng)VDS每個(gè)發(fā)送時(shí)鐘周期。

取N2=640×512×2；

LVDST=1/(48MHz)；

求得T2=13.65ms。

4 應(yīng)用情況及前景分析

4.1 應(yīng)用情況

圖像模擬器采用VPX轉(zhuǎn)PMC接口載板加PCI功能電路板的結(jié)構(gòu)形式，實(shí)現(xiàn)了VPX新型架構(gòu)與原有PCI成熟技術(shù)的兼容性應(yīng)用，提高了研制效率、降低了風(fēng)險(xiǎn)。但在實(shí)際應(yīng)用中也存在數(shù)據(jù)傳輸率被PCI總線帶寬限制，不能發(fā)揮VPX總線的高數(shù)據(jù)吞吐量的性能優(yōu)勢(shì)，解決措施是使用VPX接口功能模件。

4.2 前景分析

本文設(shè)計(jì)方案只是高速圖像模擬器的基本構(gòu)型，在未來應(yīng)用中可通過模塊增減和升級(jí)來滿足半實(shí)物仿真試驗(yàn)的多種需求。比如，通過增加接口模件數(shù)量，可實(shí)現(xiàn)用1臺(tái)模擬器對(duì)多個(gè)導(dǎo)引頭接口的模擬，有利于減少設(shè)備數(shù)量和降低成本。通過增加主處理模件數(shù)量，采用并行工作的方式可提高數(shù)據(jù)處理能力，滿足更高精度圖像處理需求。

5 結(jié)論

提出的設(shè)計(jì)方案解決了VPX架構(gòu)總體設(shè)計(jì)、高速串行總線傳輸、串/并行總線接口轉(zhuǎn)換以及VPX與PCI設(shè)備兼容等關(guān)鍵技術(shù)，基于VPX總線的高速圖像注入式模擬器可滿足半實(shí)物仿真試驗(yàn)中大批量圖像實(shí)時(shí)生成和高速注入的指標(biāo)要求。該模擬器的設(shè)計(jì)方案可以進(jìn)一步推廣應(yīng)用到各種導(dǎo)引頭模擬裝置的設(shè)計(jì)中。另外，VPX總線技術(shù)的成功應(yīng)用為未來在仿真領(lǐng)域的深入研究和廣打下了技術(shù)基礎(chǔ)。

[1] 鄭東衛(wèi),陳矛,羅莉.VPX總線的技術(shù)規(guī)范及應(yīng)用[J].火控雷達(dá)技術(shù)，2009,38(4)：74-77.(Zheng Dongwei, Chen Mao, Luo Li. Technical Specifications of the VPX Bus and Its Application[J]. Fire Control Radar Technology, 2009, 38(4): 74-77.)

[2] 馬鳴錦,朱劍冰,何紅旗,杜威.PCI、PCI-X和PCI Express的原理及體系結(jié)構(gòu)[M].北京：清華大學(xué)出版社，2007.(Ma Mingjin, Zhu Jianbing, He Hongqi,et al. PCI、PCI-X&PCI Express Principle and System Architecture[M]. Beijing Tsinghua University Press, 2007.)

[3] 劉樂善.32位微型計(jì)算機(jī)接口技術(shù)及應(yīng)用[M].武漢：華中科技大學(xué)出版社，2006.(Liu Leshan. Microcomputer Interface Technology & Application[M]. Wuhan, Huazhong University Press, 2006.)

The Design of High Speed Injection Seeker Image Simulator Based on VPX Bus

Zhang Wei

Beijing Aerospace Automatic Control Institute, Beijing 100854, China

Anewtypeofhighspeedinjectionimagesimulatorisintroduced.BasedonhighperformanceVPXcomputingplatform,thekeytechnologiessuchasVPXsystemarchitecturedesign,high-speedserialtransmission,serial-parallelbusinterfaceconversionandcompatibilityamongVPXandPCIdevicesarebrokenthrough.Byintegratingwithhighspeedserialbus, DMAtransfersonparallelbusandping-pongcontroltechniques,largequantitiesdatacanbegeneratedandtransmittedatapredeterminedperiodbythesimulator.ItcanlayafoundationforthefurtherresearchandapplicationofVPXtechnologyinthefieldofsimulation.

VPXbus;Imagesimulator;Injection; LVDSinterface;Ping-pongcontrol

2015-11-30

張 維(1973-)，女，沈陽人，碩士，工程師，主要研究方向?yàn)榉抡姝h(huán)境模擬。

TP391.9

A

1006-3242(2016)03-0062-04