互補(bǔ)MIS鰭式場效應(yīng)晶體管（FinFET）的專利技術(shù)綜述

張磊

摘 ?要：FinFET鰭式場效應(yīng)晶體管，作為一種新型結(jié)構(gòu)的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管，具有以下優(yōu)勢：能夠有效抑制短溝道效應(yīng)，有更高的電流驅(qū)動能力和良好的亞閾值斜率，準(zhǔn)平面結(jié)構(gòu)且制備方法簡單，與CMOS工藝兼容性好，雙柵自對準(zhǔn)并同時(shí)和源漏自對準(zhǔn)，能夠有效提高M(jìn)OS管的性能，在過去的十多年受到了廣泛的關(guān)注。

關(guān)鍵詞：FinFET;場效應(yīng)晶體管;專利分析

中圖分類號：TN304.2+1 ? ? ?文獻(xiàn)標(biāo)識碼：A ? ? ?文章編號：1006-8937（2016）26-0007-02

1 ?緒 ?論

1.1 ?FinFET簡介

我們知道早期的IC制造都是基于平面型晶體管結(jié)構(gòu)。平面型晶體管技術(shù)發(fā)展至今成本日趨低廉，但隨著特征尺寸的縮小，亞閾值漏電流和漏極感應(yīng)勢壘下降等短溝道效應(yīng)對性能的嚴(yán)重影響使其很難再跟上摩爾定律的步伐。為延續(xù)傳統(tǒng)平面晶體管技術(shù)的壽命，同時(shí)克服特征尺寸縮小帶來的負(fù)面效應(yīng)，一種新型的器件結(jié)構(gòu)Fin-type Field Effect Transistor（FinFETs）越來越受到關(guān)注，intel的22nm工藝便采用了這種結(jié)構(gòu)。

1.2 ?FinFET結(jié)構(gòu)及優(yōu)勢

傳統(tǒng)的MOSFET當(dāng)柵極縮小到20納米以下的時(shí)候遇到很多問題，如當(dāng)柵極長度越小，源漏極的距離越近，柵極下方的氧化物也越薄，電子有可能溜過去產(chǎn)生漏電;另外，原本電子是否能由源極留到漏極是由柵極電壓來控制的，但是柵極長度越小，則柵極與通道之間的接觸面積就越小，也就是說柵極對通道的影響力越小。在此基礎(chǔ)上，美國加州大學(xué)伯克利分校的胡正明教授發(fā)明了鰭式場效應(yīng)晶體管（Fin-type Field Effect Transistor，F(xiàn)inFET），將原本的2D構(gòu)造的MOSFET改為3D的FinFET，因?yàn)闃?gòu)造很想魚鰭，因此稱為“鰭式（Fin）”。原本的源極和漏極拉高編程立體板狀結(jié)構(gòu)，讓源極和漏極之間的通道變成板狀，則柵極與通道之間的接觸面積變大了。這樣一來，即使柵極長度縮小到20 nm以下，仍然保留很大的接觸面積，可以控制電子是否能由源極流到漏極，因此可以更妥善的控制電流，同時(shí)降低漏電和動態(tài)功率損耗。

1.3 ?FinFET發(fā)展方向

隨著近些年來對FinFET的白熱化研究，F(xiàn)inFET已經(jīng)發(fā)展成為一個(gè)大的家族。從是否二氧化硅埋氧層以及其特點(diǎn)出發(fā)，可以分為Silicon-on-Insulator（SOI） FinFET，Bulk-FinFET以及Body-on-Insulator（BOI） FinFET等;從Gate的數(shù)量和形狀出發(fā)，則可分為雙柵，三柵，Ω柵以及環(huán)柵FinFET等。

SOI-FinFET能夠更好的抑制漏電流和短溝道效應(yīng)，但由于其采用了導(dǎo)熱效果不太好的二氧化硅埋氧層，其相對于Bulk-FinFET來說，器件散熱緩慢，自加熱效應(yīng)明顯。因此，對于某些高速芯片來說，采用此結(jié)構(gòu)要慎重。

Bulk-FinFET結(jié)構(gòu)繼承了SOI-FinFET和平面凹槽器件的結(jié)構(gòu)優(yōu)勢而設(shè)計(jì)的，其體硅襯底直接連接到Fin的溝道區(qū)域。Bulk-FinFET的優(yōu)勢是有著更低的工藝成本，良好的散熱能力，并且能更好的與標(biāo)準(zhǔn)的平面CMOS技術(shù)兼容。但由于缺乏埋氧層，源漏區(qū)容易相互滲漏，亞閾值擺幅和短溝道效應(yīng)較嚴(yán)重。

BOI-FinFET是為了盡量綜合SOI-FinFET和Bulk-FinFET二者的優(yōu)勢而避免缺點(diǎn)而產(chǎn)生的。BOI-FinFET具有相似于Bulk-FinFET的結(jié)構(gòu)，只是在溝道處填埋了一層二氧化硅。由于這個(gè)絕緣層比SOI要小得多，所以它的散熱性能要比SOI-FinFET好，同時(shí)，有了絕緣層后，它頁可以較好地控制漏電流。

同時(shí)，F(xiàn)inFET器件按照Gate的數(shù)量和形狀分，可分為雙柵，三柵，Ω柵以及環(huán)柵FinFET等。Tri-gate FinFET與雙柵，二者結(jié)構(gòu)大同小異。三柵相對于雙柵來說，柵控能力更強(qiáng)，所以Fin不用太高。除了雙柵、三柵外，還存在Ω柵以及環(huán)柵FinFET。由于柵將溝道全部包圍住，得到了更好的柵控能力，可以進(jìn)一步減小溝道的厚度。

2 ?專利趨勢分析

為了研究FinFET應(yīng)用在互補(bǔ)MIS場效應(yīng)晶體管領(lǐng)域?qū)＠夹g(shù)的發(fā)展情況，筆者利用數(shù)據(jù)庫，通過IPC分類號、比較準(zhǔn)確的關(guān)鍵詞、轉(zhuǎn)庫檢索等檢索策略相結(jié)合，獲得初步結(jié)果后通過概要瀏覽和詳細(xì)瀏覽將檢索文獻(xiàn)中明顯的噪音去除，從多方面對該領(lǐng)域的中國專利申請和全球?qū)＠暾堖M(jìn)行了統(tǒng)計(jì)分析，統(tǒng)計(jì)的時(shí)間節(jié)點(diǎn)2016年3月3日。

2.1 ?中國專利分析

本節(jié)主要對中國專利申請狀況的趨勢以及專利重要申請人進(jìn)行分析，通過統(tǒng)計(jì)S系統(tǒng)CNABS數(shù)據(jù)庫中的關(guān)于FinFET應(yīng)用在互補(bǔ)MIS場效應(yīng)晶體管領(lǐng)域的數(shù)據(jù)，共檢索到286件相關(guān)專利文獻(xiàn)，從中得到相關(guān)的FinFET應(yīng)用在互補(bǔ)MIS場效應(yīng)晶體管領(lǐng)域的技術(shù)發(fā)展趨勢，以及歷年專利申請的授權(quán)狀況。

FinFET在互補(bǔ)MIS場效應(yīng)晶體管領(lǐng)域中的應(yīng)用在中國重點(diǎn)分布在2004年后，1999年至2003年期間，專利申請量較小，2004年至2013年期間，專利申請量大幅增長，技術(shù)增長率呈上升趨勢，屬于技術(shù)發(fā)展期，中國市場逐步重視。

FinFET在互補(bǔ)MIS場效應(yīng)晶體管領(lǐng)域中的應(yīng)用主要分類集中在H01L27（在一共用基片內(nèi)或其上形成的多個(gè)半導(dǎo)體或其他固體組件組成的器件）、H01L29（專門適用于整流、放大、振蕩或切換的半導(dǎo)體器件）以及H01L21（適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備）這幾類，尤其是分類號H01L27/092（互補(bǔ)MIS場效應(yīng)晶體管）、H01L 21/8238（互補(bǔ)場效應(yīng)晶體管）和H01L29/78（具有由絕緣柵產(chǎn)生場效應(yīng)的）。

2.2 ?全球?qū)＠治?/p>

FinFET在互補(bǔ)MIS場效應(yīng)晶體管領(lǐng)域中的應(yīng)用在全球的申請量重點(diǎn)分布在2011年以后，在2002年至2010年期間，專利申請量較小且無明顯增長勢頭，此時(shí)說明FinFET在互補(bǔ)MIS場效應(yīng)晶體管領(lǐng)域中的應(yīng)用剛剛處于起步階段;在2011年至2014年期間，專利申請量大幅增長，技術(shù)增長率呈上升趨勢，屬于技術(shù)發(fā)展期;截至到統(tǒng)計(jì)的時(shí)間節(jié)點(diǎn)，2014年之后的專利申請由于公開時(shí)間滯后，導(dǎo)致數(shù)據(jù)不完整，尤其是2014-2015年的申請量下降趨勢非常明顯。

FinFET在互補(bǔ)MIS場效應(yīng)晶體管領(lǐng)域中的應(yīng)用的IPC分類號集中在H01L27（在一共用基片內(nèi)或其上形成的多個(gè)半導(dǎo)體或其他固體組件組成的器件）、H01L29（專門適用于整流、放大、振蕩或切換的半導(dǎo)體器件）以及H01L21（適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備）這幾類，尤其是分類號H01L29/78（具有由絕緣柵產(chǎn)生場效應(yīng)的）、H01L27/092（互補(bǔ)MIS場效應(yīng)晶體管）和H01L 21/8238（互補(bǔ)場效應(yīng)晶體管）。

FinFET在互補(bǔ)MIS場效應(yīng)晶體管領(lǐng)域中的應(yīng)用的全球?qū)＠饕暾埲伺琶琶?位的申請人為TSMC（臺灣積體電路制造公司）、IBM（國際商業(yè)機(jī)器公司）、GF（格羅方德半導(dǎo)體股份有限公司）、SAMSUNG（三星集團(tuán)）、INTEL（英特爾公司），該五家公司均為目前半導(dǎo)體領(lǐng)域技術(shù)最發(fā)達(dá)的公司，且各公司之間技術(shù)實(shí)力比較接近，在全球范圍內(nèi)都具備一定的競爭實(shí)力。

3 ?FinFET在互補(bǔ)MIS場效應(yīng)晶體管領(lǐng)域中的專利 ? 發(fā)展分析

1999年加州大學(xué)伯克利分校的胡正明教授等人制作出一款45 nmPMOS FinFET結(jié)構(gòu)，柵極氧化層為2.5 nm，飽和電流達(dá)到410 uA/um，這是一種性能優(yōu)良，工藝相對簡單，并且和主流工藝最接近的雙柵器件結(jié)構(gòu);

2002年，F(xiàn)u-Liang Yang等人第一次實(shí)現(xiàn)了高性能的35nm CMOS FinFET結(jié)構(gòu)，該結(jié)構(gòu)采用2.4 nm的柵極氧化層，在1V的電壓下工作時(shí)，NFET的驅(qū)動電流達(dá)到了1 240 uA/um，PFET的驅(qū)動電流達(dá)到了500 uA/um，截止電流均低至200nA/um，并且極好的抑制了熱載流子效應(yīng)，器件的性能參數(shù)優(yōu)良;

2006年，A.Kaneko等人實(shí)現(xiàn)了高性能的分開摻雜肖特基源漏CMOS FinFET結(jié)構(gòu)，該結(jié)構(gòu)柵長為15 nm，F(xiàn)IN寬度為

15 nm，在漏極電壓1.0V時(shí)，NFET的驅(qū)動電流達(dá)到了960 uA/um，截止電流為100 nA/um，由該器件結(jié)構(gòu)制作的環(huán)形振蕩器的傳播延遲地址5ps;

2009年，第一次出現(xiàn)了使用三柵晶體管的22 nm SRAMs;2011年，Intel在其22 nm邏輯技術(shù)中引入三柵晶體管;2012年，SAMSUNG試產(chǎn)成功14 nm FinFET芯片;

2013年，Intel根據(jù)新型微架構(gòu)推出全新系列CPU，無論時(shí)脈效能或低耗電均優(yōu)于現(xiàn)有的Ivy Bridge設(shè)計(jì);近幾年， ?由于節(jié)點(diǎn)逐漸移向14 nm、16 nm，包括TSMC、SAMSUNG、Intel與Global Foundry等晶圓制造業(yè)者正展開一場FinFET量產(chǎn)時(shí)程競賽，預(yù)計(jì)明后年競爭會更激烈。

4 ?結(jié) ?語

通過上面的分析可以看出，F(xiàn)inFET在互補(bǔ)MIS場效應(yīng)晶體管領(lǐng)域中應(yīng)用技術(shù)較為成熟，目前處于技術(shù)的高速發(fā)展階段，申請國家主要集中在美國、韓國、日本和中國臺灣，不僅申請的專利數(shù)量多，還掌握了大部分的核心技術(shù)，這種對技術(shù)的壟斷，在一定程度上對我國FinFET在互補(bǔ)MIS場效應(yīng)晶體管領(lǐng)域中的應(yīng)用的發(fā)展形成了巨大的壓力。

雖然在我國的專利申請也較多，但較多為高校申請，同時(shí)申請人較為分散，申請量較少，核心技術(shù)較少，在申請數(shù)量以及研究深度等方面均未達(dá)到一定規(guī)模;從目標(biāo)國家的申請量方面的分析可以看出，中國在該領(lǐng)域的市場還是有發(fā)展?jié)摿Φ?，在今后的發(fā)展中，國內(nèi)該領(lǐng)域的申請人也應(yīng)多研究和借鑒前沿技術(shù)，加強(qiáng)專利布局，重視核心技術(shù)的外圍開發(fā)，以增強(qiáng)我國技術(shù)的競爭實(shí)力。

參考文獻(xiàn)：

[1] 金林，王菲菲.FinFET工藝對MOS器件輻射效應(yīng)的影響[J].半導(dǎo)體技術(shù)，

2016，（6）.