基于FPGA高速千兆以太網(wǎng)的設(shè)計方案

摘 要：隨著當(dāng)今科學(xué)技術(shù)水平的提高，互聯(lián)網(wǎng)技術(shù)的蓬勃發(fā)展，在數(shù)據(jù)采集和傳輸方面很大一部分都采用以太網(wǎng)實現(xiàn)，以太網(wǎng)技術(shù)成熟，具有很高的性價比，已成為電子系統(tǒng)設(shè)計的主流。本文提出以ALTERA公司的FPGA EP4CGX15DF3117作為MAC核，物理層芯片采用88E1111來處理數(shù)據(jù)，在FPGA設(shè)計中，遵循自上而下的設(shè)計，對各子模塊依次進(jìn)行設(shè)計。

關(guān)鍵詞：千兆以太網(wǎng)；FPGA MAC ；88E1111

DOI：10.16640/j.cnki.37-1222/t.2016.17.207

1 引言

目前，以PC機(jī)為平臺的千兆以太網(wǎng)的開發(fā)已經(jīng)相對成熟，在嵌入式芯片領(lǐng)域，千兆以太網(wǎng)的MAC子層作為IP核一般通過編程來實現(xiàn)，不僅有效降低了系統(tǒng)的成本，簡化了設(shè)計，電路板的設(shè)計也相對簡單。千兆以太網(wǎng)是建立在以太網(wǎng)標(biāo)準(zhǔn)基礎(chǔ)之上的技術(shù)，和標(biāo)準(zhǔn)以太網(wǎng)（10Mbps）以及百兆以太網(wǎng)（100Mbps）技術(shù)一樣，符合以太網(wǎng)所定義的技術(shù)規(guī)范，工業(yè)標(biāo)準(zhǔn)為IEEE802.3。

2 系統(tǒng)框圖

本系統(tǒng)可分為五大模塊：千兆以太網(wǎng)數(shù)據(jù)轉(zhuǎn)換電路，PHY 88E1111接口模塊，F(xiàn)PGA MAC核模塊、數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)接收模塊。

如圖1如示。

（1）千兆以太網(wǎng)數(shù)據(jù)轉(zhuǎn)換電路。該轉(zhuǎn)換電路功能主要是實現(xiàn)MAC層數(shù)據(jù)與雙絞線以太網(wǎng)物理層數(shù)據(jù)轉(zhuǎn)換。

（2）PHY 88E1111接口。PHY 88E1111完成PHY層數(shù)據(jù)的處理，以實現(xiàn)接收數(shù)據(jù)和發(fā)送數(shù)據(jù)

（3）FPGA MAC模塊。接收數(shù)據(jù)進(jìn)行校驗和解析，發(fā)送數(shù)據(jù)幀的封裝、校驗ARP地址的映射

（4）數(shù)據(jù)發(fā)送模塊。按照發(fā)送數(shù)據(jù)時序完成數(shù)據(jù)包的封裝。

（5）數(shù)據(jù)接收模塊。按照接收數(shù)據(jù)時序完成數(shù)據(jù)包的封裝。

（6） FPGA千兆以太網(wǎng)的IP核。MAC核采用ALTERA的專用MAC IP核，在Quartus II 中新建IP核，選擇Triple-Speed Ethernet核，彈出IP參數(shù)設(shè)置界面，為了滿足性能指標(biāo)，參數(shù)設(shè)置如圖2。

使用內(nèi)部FIFO，收發(fā)設(shè)置成32bit*2048 ，選擇千兆MAC，全雙工工作模式等，這樣就完成了三速以太網(wǎng)的設(shè)置。

3 硬件電路設(shè)計

本設(shè)計硬件部分主要是PHY芯片88E1111電路的設(shè)計，包括電源和時鐘設(shè)計，配置電路設(shè)計等。

88E1111芯片工作需要配置I/O、內(nèi)核電平分別為2.5V和1.2V，2.5V與芯片引腳VDDO、VDDOH、VDDOX相連，AVDD2.5與AVDD引腳相連；1.2V與DVDD引腳相連。88E1111需要25M的參考時鐘，在88E1111的芯片設(shè)計中，芯片配置通過CONFIGO-CONFIG6引腳來實現(xiàn)器件的物理地址和全雙工模式等參數(shù)的設(shè)置。為了方便開發(fā)設(shè)計，本設(shè)計芯片地址為0000，全雙工千兆工作模式。

4 軟件設(shè)計

基于FPGA的千兆以太網(wǎng)技術(shù)，遵循自上而下的設(shè)計，采用Altera 的Quartuar II 為設(shè)計工具，主要包括電路功能設(shè)計、設(shè)計輸入和綜合、設(shè)計實現(xiàn)、設(shè)計驗證等幾個步驟。程序主要包含MAC config 、DATA TX、，DATA RX、 PLL config、Tse 等幾個部分。

5 結(jié)論

本設(shè)計在實驗室搭建了實驗平臺，包括主板、兩路千兆以太網(wǎng)接口模塊，測試了實際數(shù)據(jù)傳輸速度，驗證了設(shè)計的可行性和可靠性。

參考文獻(xiàn)：

[1]詹俊鵬，李鵬.基于Altera FPGA的千兆以太網(wǎng)實現(xiàn)方案[J]. 電子設(shè)計工程，2009（02）.

[2]李鴻.以太網(wǎng)技術(shù)的發(fā)展分析[J].科學(xué)大眾（科學(xué)教育），2010（01）.

[3]胡志雄，華澤璽.基于Nios Ⅱ的多串口轉(zhuǎn)發(fā)通信處理機(jī)設(shè)計[J]. 物聯(lián)網(wǎng)技術(shù)，2011（04）.

[4]王桂霞.以太網(wǎng)技術(shù)的發(fā)展[J].安徽電子信息職業(yè)技術(shù)學(xué)院學(xué)報，2006（06）.

[5]詹俊鵬，李鵬.基于 Altera FPGA 的千兆以太網(wǎng)實現(xiàn)方案[J]. 電子設(shè)計工程，2009，17（02）.

[6]鄧永紅.以太網(wǎng)技術(shù)的發(fā)展與應(yīng)用[J].有線電視技術(shù)，2004（11）.

[7]于洋.以太網(wǎng)技術(shù)發(fā)展趨勢[J].計算機(jī)網(wǎng)絡(luò)世界，2005（12）.