3 A/40 V新型肖特基勢壘二極管的設(shè)計與研制

王富強,馬行空,瞿宜斌

(93856部隊,甘肅 蘭州　730070)

?

3 A/40 V新型肖特基勢壘二極管的設(shè)計與研制

王富強,馬行空,瞿宜斌

(93856部隊,甘肅 蘭州730070)

摘要為提高傳統(tǒng)肖特基二極管的擊穿電壓,減小了器件的漏電流,提高芯片利用率,文中設(shè)計研制了適合于裸片封裝的新型肖特基勢壘二極管(SBD)。利用Silvaco Tcad軟件模擬,在器件之間采用PN結(jié)隔離,器件周圍設(shè)計了離子注入形成的保護環(huán),實現(xiàn)了在濃度和厚度分別為7.5×1012cm-3和5 μm的外延層上,制作出了反向擊穿電壓45 V和正向?qū)▔航?.45 V的3 A/45 V肖特基二極管,實驗和仿真結(jié)果基本吻合。此外,還開發(fā)了改進SBD結(jié)構(gòu)、提高其電特性的工藝流程。

關(guān)鍵詞肖特基勢壘;結(jié)隔離;保護環(huán);擊穿電壓

Design and Fabrication of 3 A/40 V Schottky Potential Barrier Diode

WANG Fuqiang,MA Xingkong,QU Yibin

(Troop 93856,PLA,Lanzhou 730070,China)

AbstractA novel Schottky potential barrier diode (SBD) suitable for die package has been successfully designed and fabricated to increase the breakdown voltage,decrease the leakage current and improve the utilization ration of chip area.The PN junction isolation is performed by simulation in Silvaco Tcad between devices surrounding which a protecting ring is designed using implantation technique.A 3 A/45 V Schottky diode with breakdown voltage of 45 V and forward voltage of 0.45 V was fabricated on 5 μm epitaxial layer doped at N-concentration of 7.5×1012cm-3.The simulated characteristics of SBD are verified by the measurement results.The structure and technological processes for improving the performances of SBD are also presented.

KeywordsSchottky potential barrier diode;junction isolation;protecting ring;breakdown voltage

隨著電子科技技術(shù)的不斷發(fā)展,電子產(chǎn)品更加小型化、便攜化。整機設(shè)計尺寸的變小,要求內(nèi)部芯片占用比例縮小。傳統(tǒng)肖特基二極管陽極和陰極分別位于硅片兩側(cè),芯片厚度較大,同時多個肖特基二極管串并聯(lián)占用空間較大。因此,在保證設(shè)計要求的前提下,采用肖特基二極管裸片封裝很有必要[1-4]。

本文設(shè)計和試制了反向擊穿電壓45 V和正向?qū)▔航?.45 V的肖特基二極管,提出了利用PN結(jié)隔離的方法。在同一個芯片內(nèi)部集成多個靠近結(jié)終端處結(jié)構(gòu)彼此基本相同、遠離終端處結(jié)構(gòu)相似的肖特基二極管小單元(稱為元胞),各元胞之間利用結(jié)隔離的方法實現(xiàn)電學(xué)絕緣[5-7]。另外,利用穿通光刻工藝將二極管產(chǎn)品的負極引到正面,將正、負兩極間隔布置,做在芯片的同一平面上,減小了單個二極管的厚度,也便于多個晶體管連接,實現(xiàn)了整片封裝。再通過對比各種終端設(shè)計,最終選擇了工藝簡單利于實現(xiàn)的離子注入保護環(huán)的方法來提高擊穿電壓,減小邊緣泄漏電流。

1器件結(jié)構(gòu)設(shè)計

傳統(tǒng)的肖特基二極管采用金屬半導(dǎo)體形成肖特基勢壘,如圖1所示[8-9]。(1)陽極和陰極位于硅片兩側(cè),所以肖特基二極管的陰極位于芯片底部,是連成一片的,不能做隔離設(shè)計實現(xiàn)裸片封裝;(2)大規(guī)模集成電路需整個硅片集成上萬個二極管,若將各個獨立的二極管串聯(lián)或并聯(lián)起來,必將占用較大空間。另外,陽極和陰極的金屬層增加了芯片的厚底,不利于大規(guī)模集成電路最小空間的設(shè)計;(3)沒有場限環(huán)的設(shè)計,導(dǎo)致此類結(jié)構(gòu)反向耐壓一般不超過20 V,甚至低6～7 V。

圖1　傳統(tǒng)肖特基二極管結(jié)構(gòu)

1.1隔離結(jié)設(shè)計

以P型Si為襯底,設(shè)計反向耐壓為45 V的肖特基二極管。若兩個肖特基二極管或其他兩個器件互相毗鄰,其會因外延層相同而彼此影響,產(chǎn)生寄生電容、寄生晶體管等,降低了反向耐壓,增大了漏電流,甚至?xí)虮舜舜┩ǘ搪范10]。為了將不同的元器件隔離開,常用的隔離方法有PN結(jié)隔離、介電質(zhì)隔離和溝槽隔離。

然而,介質(zhì)隔離和溝槽隔離均要進行表面刻蝕,需要多次光刻,也就需要更多的光刻掩膜板,易導(dǎo)致溝槽表面形貌發(fā)生變化。一些原來位于體內(nèi)的缺陷逐漸顯露到硅片表面,造成晶格缺陷,在溝槽表面處電勢線較為集中,導(dǎo)致漏電增大,且器件在減薄之后器件厚度小,再進行刻槽工藝會增大碎片率。兩種方法均增大了工藝難度,并增加了成本。

選用P型拋光片,如圖2所示。再進行 N 型擴散。在 N 型擴散之后,在晶片的表面通過外延生長一層 N 型的外延層。該埋層作為肖特基二極管的陰極區(qū)。為了引出肖特基二極管陰極區(qū),需要通過將N+埋層上推和外延層向下擴散對接形成。外延層生長后,將其氧化并在埋層的兩邊各光刻一個小孔。同時要進行P型摻雜步驟,并使其達到P型晶片的表面和接通P型襯底。通過以上步驟,每邊P型摻雜區(qū)和底部P型晶片形成了一個U型包圍圈,將外延層孤立成一個 “N 型小島”,同一個芯片上的多個在“孤島”上所形成的元器件就被相互隔離開了。因連在電路中的 PN 結(jié)處于反向模式狀態(tài),實現(xiàn)了電學(xué)絕緣。

圖2　N型外延結(jié)隔離結(jié)構(gòu)

與傳統(tǒng)PN結(jié)隔離工藝方法相比,該結(jié)構(gòu)工藝簡單。在保證擊穿電壓達到50 V的情況下,這種結(jié)構(gòu)可做到fT≥200 MHz。由于與傳統(tǒng)工藝具有較好的兼容性,因而易于實現(xiàn),是一種較理想的結(jié)構(gòu)。

由于擴散工藝時間長,存在橫向擴散,擴散深度雜質(zhì)分布較難控制,不能保證陰極是否連通,因此采用穿通光刻和離子注入工藝。本文設(shè)計的肖特基二極管是通過離子注入生成陰極區(qū),通過穿通光刻引出陰極引線。

1.2結(jié)終端設(shè)計

由于肖特基勢壘結(jié)屬于淺結(jié),邊緣處曲率半徑很小,擊穿電壓很低,在實際測試中擊穿電壓多為十多伏。為解決這一問題,一般對結(jié)的終端進行造型處理,常用的結(jié)終端技術(shù)主要有:場板、場限環(huán)、可變表面摻雜、斜表面和耗盡層腐蝕等。

由于小尺寸裸片封裝要求占用芯片面積小,對寄生參數(shù)影響盡可能小,在工藝上并不復(fù)雜,所以該器件中采用保護環(huán)技術(shù),如圖3所示。電極是由多層金屬濺射淀積而成。

圖3　結(jié)構(gòu)截面示意圖

利用Silvaco Tcad軟件模擬在正向?qū)ê头聪驌舸﹥煞N情況,其中外延層厚度為5 μm,摻雜濃度為8×1012cm-3和5 μm,氧化層厚度為1.6 μm。仿真曲線如圖4和圖5所示,左圖為線性曲線圖,右圖為相應(yīng)半對數(shù)曲線圖。從4圖中可看出,當(dāng)縱坐標(biāo)IF=0.1 A(電極長度為1 500 μm)時,施加陽極電壓從0 V按步進0.05 V增大至1 V,在VAnode≈0.425 V時,二極管導(dǎo)通,即器件正向?qū)▔航导s為0.425 V。從圖5中可以看出,施加陰極電壓從0 V按步進2.5 V增大至50 V,在Vcathode=48.5 V時,器件電流瞬間增大,表明此時器件已擊穿,擊穿電壓約為50 V,且漏電流幾乎為0 V,符合設(shè)計要求。

圖4　肖特基二極管正向?qū)ㄌ匦郧€

圖5　仿真的反向擊穿特性曲線

2實驗及結(jié)果

2.1制備工藝

(1)在P型拋光片生長N+埋層;(2)通過二次氧化、二次光刻、腐蝕、擴散形成隔離結(jié);(3)通過三次氧化、三次光刻、腐蝕、擴散形成陰極區(qū);(4)采用四次光刻、腐蝕、B離子注入形成保護環(huán)。另外,為了將擊穿限定在主結(jié),在芯片其他處不出現(xiàn)擊穿點甚至是高場的集中區(qū),提高可靠性,做一次補P場控注入。

2.2實驗測試結(jié)果

圖6為正向?qū)y試結(jié)果,圖7為反向擊穿測結(jié)果?？煽闯龆O管反向擊穿電壓為45 V,符合設(shè)計要求的3 A/40 V。在圖7正向測試電壓中,在3 A下的正向?qū)▔航凳?.45 V,也符合設(shè)計要求。與Silvaco Tcad仿真結(jié)果基本吻合,但由于模擬仿真為理想化狀態(tài)仿真,正向?qū)▔航德缘陀趯嶒灲Y(jié)果,反向擊穿電壓略高于實驗結(jié)果,故仿真結(jié)果優(yōu)于設(shè)計目標(biāo)。

圖6　正向壓降測曲線

圖7　反向擊穿特性

3結(jié)束語

本文采用N型外延結(jié)隔離和離子注入保護環(huán)結(jié)構(gòu)試制了一種新型3 A/45 V的肖特基二極管。Silvaco Tcad軟件仿真和實驗測試表明擊穿電壓提高、漏電流明顯較小,達到了設(shè)計目標(biāo)。測試和仿真結(jié)果基本吻合,適合于裸片封裝。提出的器件設(shè)計方法、結(jié)構(gòu)和工藝對生產(chǎn)實踐有一定的指導(dǎo)意義。

參考文獻

[1]歐宏旗,劉倫才,胡明雨,等.一種PN結(jié)隔離互補雙極工藝[J].微電子學(xué),2007,37(4):548-552.

[2]李俊楠,戰(zhàn)可濤.新型4H-SiC肖特基二極管的仿真與分析[J].北京化工大學(xué)學(xué)報:自然科學(xué)版,2012,39(4):117-121.

[3]孟慶巨,劉海波,孟慶輝.半導(dǎo)體器件物理[M].北京:科學(xué)出版社,2005.

[4]寧寶俊,趙忠禮.金屬硅化物—硅功率肖特基二極管[J].北京大學(xué)學(xué)報:自然科學(xué)版,1993,29(1):71-78.

[5]Manual A U.Silvaco international[M].CA:Santa Clara,2000.

[6]趙普社,王因生,傅義珠.對功率器件擊穿電壓的模擬優(yōu)化[J].電子與封裝,2007,7(10):40-43.

[7]Cheung S K,Cheung N W.Extraction of schottky diode parameters from forward current-voltage characteristics[J].Applied Physics Letters,1986,49(2):85-87.

[8]王晨飛.半導(dǎo)體工藝中的新型刻蝕技術(shù)——ICP[J].紅外,2005(1):17-22.

[9]盧寶文,徐學(xué)科,余祥,等.不同沉積速率下熱蒸發(fā)銀膜的光學(xué)性能和結(jié)構(gòu)分析[J].光學(xué)學(xué)報,2010(1):283-286.

[10]孫卯秋.肖特基二極管多層金屬化技術(shù)[J].濟南大學(xué)學(xué)報:自然科學(xué)版,1999,9(5):47-49.

中圖分類號TN311+.8

文獻標(biāo)識碼A

文章編號1007-7820(2016)03-134-03

doi:10.16180/j.cnki.issn1007-7820.2016.03.034

作者簡介:王富強(1988—),男,碩士。研究方向:器件和集成電路設(shè)計。

基金項目:國家自然科學(xué)基金資助項目(61366006);甘肅省科技支撐計劃項目(1304GKCA012)

收稿日期:2015- 08- 12