基于ZYNQ的微型光譜儀高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

摘 要： 介紹一種基于ZYNQ的微型光譜儀高速數(shù)據(jù)采集系統(tǒng)，以ZYNQ7010為核心微處理器，搭配ILX511CCD線列探測器與高速模/數(shù)轉(zhuǎn)換器AD7621構(gòu)成高速光譜數(shù)據(jù)采集系統(tǒng)，最高采樣率可達(dá)3 MS/s。ZYNQ7010集成了雙核ARM Cortex?A9 MPCore處理器、FPGA邏輯和DSP單元，可以使光譜數(shù)據(jù)采集系統(tǒng)空間更小，擴(kuò)展性更高，并為后期的光譜數(shù)據(jù)處理提供了豐富的資源。

關(guān)鍵詞： 微型光譜儀； ZYNQ微處理器； 數(shù)據(jù)采集； ILX511CCD線列探測器

中圖分類號： TN911.7?34 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2016）03?0109?03

Design of ZYNQ?based high?speed data acquisition system for micro?spectrometer

HUANG Chao1， LU Zhan2， HE Jian1， YANG Xiuqin1

（1. Qufu Normal University， Qufu 273100， China； 2. Taicang Institute of Opto?electronic Technology， Taicang 215400， China）

Abstract： A high?speed data acquisition system for micro?spectrometer based on ZYNQ microprocessor is introduced， in which ZYNQ7010 is taken as the core microprocessor. The high?speed spectral data acquisition system is composed of ILX511CCD linear detector and AD7621 high?speed A/D converter. The maximum sampling rate can reach up to 3 MS/s. ZYNQ7010 is integrated with the dual?core ARM Cortex?A9 MPCore processor， FPGA logic and DSP unit， which can reduce the space of the spectral data acquisition system， and has high scalability. It provides abundant resources for later spectral data processing.

Keywords： micro?spectrometer； ZYNQ microprocessor； data acquisition； ILX511CCD linear detector

0 引 言

光譜技術(shù)是物質(zhì)檢測和分析的有效手段之一，已被廣泛應(yīng)用于工業(yè)、農(nóng)業(yè)和軍事等領(lǐng)域[1?2]。光譜儀作為一種光譜測量工具，逐漸向智能化、小型化的方向發(fā)展[3?5]?；诰€列探測器的微型光譜儀就是其中一個(gè)典型代表。微型光譜儀大多采用CCD（Charge Coupled Devices）作為探測器，具有光電轉(zhuǎn)換、信息儲存等功能，而且集成度高、動態(tài)范圍大、信噪比高、線性好等優(yōu)點(diǎn)[6?8]。

目前，關(guān)于CCD信號采集電路的設(shè)計(jì)一般使用CPLD，F(xiàn)PGA等來驅(qū)動CCD，然后再接信號處理與傳輸電路，與傳統(tǒng)技術(shù)相比，集成化程度高，減少系統(tǒng)占用空間。本文提出了一種基于ZYNQ的微型光譜儀高速數(shù)據(jù)采集方案，它集驅(qū)動時(shí)序與信號處理于一體，搭配ILX511CCD和高速AD7621，進(jìn)一步簡化電路，提高集成度，實(shí)現(xiàn)信號的高速獲取。

1 系統(tǒng)硬件結(jié)構(gòu)

數(shù)據(jù)采集系統(tǒng)如圖1所示。該系統(tǒng)主要由ZYNQ7010處理器、ILX511CCD線列探測器、前置放大電路和AD7621高速模/數(shù)轉(zhuǎn)換器組成。其中，ZNYQ處理器由Xilinx公司開發(fā)，包括ARM Cortex?A9 MPCore（Processing System，PS）和28 nm低功耗高性能FPGA（Programmable Logic，PL）[9?10]。探測器選用索尼公司的ILX511CCD線列探測器，該探測器有效像素為2 048，最高時(shí)鐘頻率可達(dá)2 MHz。高速A/D選用AD7621，該器件是一個(gè)16位高速采樣，最高采樣率為3 MS/s的模/數(shù)轉(zhuǎn)換器。

整個(gè)電路采用5 V單電源供電。ILX511CCD線列探測器將光信號轉(zhuǎn)換為電信號，前置放大電路對電信號進(jìn)行放大處理，經(jīng)過放大的電信號送入AD7621高速模/數(shù)轉(zhuǎn)換器，高速模/數(shù)轉(zhuǎn)換器將模擬信號轉(zhuǎn)換為數(shù)字信號，最后數(shù)字信號送入ZYNQ7010處理器。ILX511CCD線列探測器輸出信號的調(diào)理原理圖如圖2所示。

在ILX511CCD與AD7621之間，插入LT6202運(yùn)放和LT6350單端轉(zhuǎn)差分器件。ADC驅(qū)動器LT6350含有兩個(gè)運(yùn)算放大器和匹配的電阻器，可以從一個(gè)單端高阻抗輸入產(chǎn)生一個(gè)差分輸出。LT6202運(yùn)放作為輸入跟隨，提高了輸入阻抗，增強(qiáng)了輸出能力。LT6350及外圍器件實(shí)現(xiàn)了單端轉(zhuǎn)差分功能，并在輸入端使用電阻網(wǎng)絡(luò)對跟隨后的電壓進(jìn)行1[∶]1分壓，使輸入從0～4 V降到0～2 V。從而使傳感器輸出信號與模/數(shù)轉(zhuǎn)換器匹配。

2 系統(tǒng)軟件設(shè)計(jì)

2.1 ILX511CCD及AD7621驅(qū)動時(shí)序

CCD時(shí)鐘信號由ΦCLK引腳提供，ΦCLK經(jīng)過分頻后產(chǎn)生各個(gè)模塊需要的脈沖，如圖3所示。CCD每個(gè)像素由一個(gè)電壓信號來表征，電壓越小，光強(qiáng)越大，這樣CCD每進(jìn)行一次光電轉(zhuǎn)換就產(chǎn)生2 048個(gè)有效電信號，同時(shí)CCD移位寄存器將這些電信號進(jìn)行存儲，如果有讀信號脈沖觸發(fā)，這些信號在ΦCLK時(shí)鐘的驅(qū)動下，將依次輸出至Vout引腳[11]。

AD7621的轉(zhuǎn)換僅受CNVST引腳控制，當(dāng)CNVST引腳變低時(shí)，A/D轉(zhuǎn)換開始，直到轉(zhuǎn)換結(jié)束，轉(zhuǎn)換一旦開始，其他引腳信號將被忽略，如圖4（a）所示。如果A/D芯片已經(jīng)轉(zhuǎn)換結(jié)束，且RD為低電平時(shí)，在數(shù)據(jù)線上就會有數(shù)據(jù)輸出。此系統(tǒng)為了節(jié)省數(shù)據(jù)總線、減少布線的復(fù)雜度，僅使用了A/D的低8位數(shù)據(jù)線。當(dāng)BYTESWAP為低時(shí)，A/D的低8位數(shù)據(jù)線輸出低字節(jié)，當(dāng)BYTESWAP為高時(shí)，A/D的高數(shù)據(jù)線輸出高字節(jié)，如圖4（b）所示。

2.2 信號采集與顯示

信號采集及數(shù)據(jù)流控制圖如圖5所示。分頻模塊將時(shí)鐘源進(jìn)行分頻，得到ILX511CCD的CLK，此系統(tǒng)CLK時(shí)鐘為2 MHz，當(dāng)啟動一次積分輸出時(shí)，將ROG信號拉低，隨后CCD將兩次ROG之間的積分光強(qiáng)存入到寄存器，然后在CLK時(shí)鐘拍下，將2 048信號依次輸出。此時(shí)A/D的CNVST信號與時(shí)鐘CLK信號同步，CCD為下降沿輸出數(shù)據(jù)，A/D也為下降沿開始轉(zhuǎn)換，但在下降沿到來時(shí)，CCD輸出穩(wěn)定數(shù)據(jù)還需要一定時(shí)間，所以將CLK信號反向后，與A/D的CNVST相連接。假定CLK連續(xù)運(yùn)行幾拍，這時(shí)在轉(zhuǎn)換的同時(shí)，A/D的數(shù)據(jù)線上已經(jīng)有上一次轉(zhuǎn)換好的高位數(shù)據(jù)，采集時(shí)序模塊隨即通過DDR控制器將高位數(shù)據(jù)存入DDR內(nèi)存中。在CLK中間需要插入一個(gè)節(jié)拍，將BYTESWAP置低，隨即A/D轉(zhuǎn)換后的低位數(shù)據(jù)也輸出在數(shù)據(jù)線上。

采集后的一幀數(shù)據(jù)存入DDR3內(nèi)存后，采集程序?qū)⑿碌牡刂穫鬟f給DDR控制器，這時(shí)如果上位機(jī)有串口指令發(fā)出，ARM控制器則將之前存好的數(shù)據(jù)通過串口發(fā)送至上位機(jī)。上位機(jī)通過MFC編程，使用串口驅(qū)動接口函數(shù)將數(shù)據(jù)讀出，隨后利用畫圖函數(shù)將CCD數(shù)據(jù)繪制在顯示屏上。

3 實(shí)驗(yàn)結(jié)果

此系統(tǒng)前期僅設(shè)計(jì)了CCD數(shù)據(jù)采集系統(tǒng)，為了驗(yàn)證其數(shù)據(jù)采集系統(tǒng)的功能，設(shè)置不同的積分時(shí)間，然后在上位機(jī)軟件上采集數(shù)據(jù)，顯示的實(shí)驗(yàn)結(jié)果如圖6，圖7所示。

在圖6和圖7中，橫軸表示的是CCD的2 048個(gè)光敏元，縱軸表示的是每個(gè)光敏元上光強(qiáng)的大小，范圍為0～65 535。其中圖6設(shè)置的積分時(shí)間較長，圖7設(shè)置的積分時(shí)間較短。由兩圖實(shí)驗(yàn)結(jié)果可知，當(dāng)積分時(shí)間較長時(shí)，A/D采集CCD的2 048個(gè)光敏元輸出值在55 000左右，這時(shí)CCD電荷已飽和。當(dāng)積分時(shí)間較短時(shí)，A/D采集CCD的2 048個(gè)光敏元輸出值在30 000～40 000之間，這時(shí)CCD反映了感光面上光強(qiáng)的正常分布。故積分時(shí)間設(shè)置要合理，若積分時(shí)間過長，CCD信號會很強(qiáng)，可能超出ADC的量程，造成無法采集觀看到CCD感光面上光強(qiáng)的正常分布。

4 結(jié) 論

實(shí)驗(yàn)結(jié)果表明，基于ZYNQ的微型光譜儀高速數(shù)據(jù)采集系統(tǒng)工作正常，能夠?qū)崟r(shí)采集CCD數(shù)據(jù)并在軟件界面上顯示。該數(shù)據(jù)采集系統(tǒng)有效減少了采用的處理器數(shù)量，大大簡化了電路結(jié)構(gòu)，使系統(tǒng)空間更小，但其擴(kuò)展性大大提高，有助于數(shù)據(jù)的高速采集。

參考文獻(xiàn)

[1] 李全臣，蔣月娟.光譜儀器原理[M].北京：北京理工大學(xué)出版社，1999：10?50.

[2] 林中，范世福.光譜儀器學(xué)[M].北京：機(jī)械工業(yè)出版社，1989：5?20.

[3] MORRIS R. Spectrometers move out of the lab [J]. Laser Focus World， 2001， 37（2）： 77?82.

[4] 鞠揮，吳一輝.微型光譜儀的發(fā)展[J].微納電子技術(shù)，2003（1）：30?37.

[5] NISHIHARA H， HARUNA M， SUHARA T. Optical integrated circuits [M]. USA： Macmillan Education， 1988： 567?600.

[6] CHENG J. Electro?optical device [J]. IEEE Transactions on Electron Device， 1995， 37（3）： 629?632.

[7] 蔡文貴.CCD技術(shù)及應(yīng)用[M].北京：電子工業(yè)出版社，1992：1?7.

[8] 王慶有.圖像傳感器應(yīng)用技術(shù)[M].天津：天津大學(xué)出版社，2002：91.

[9] Xilinx. Zynq_7000 all programmable SoC technical reference manual （V1.6.1） [R]. USA： Xilinx， 2013.

[10] 李明駿.Zynq：帶FPGA功能的處理器[J].集成電路應(yīng)用，2011（4）：28?29.

[11] 劉震宇，周艷明，謝中，等.基于CCD和小型單色儀的微型光纖光柵光譜儀[J].物理實(shí)驗(yàn)，2008（1）：14?18.