衛(wèi)星導(dǎo)航接收機(jī)抗干擾A/D芯片測(cè)試技術(shù)研究

郭藝

（北京衛(wèi)星導(dǎo)航中心，北京 100094）

0 引言

國內(nèi)以往的衛(wèi)星導(dǎo)航接收機(jī)抗干擾模塊大多以FPGA為架構(gòu)，導(dǎo)致體積、功耗和成本的大幅上升[1]?？垢蓴_A/D芯片旨在解決接收機(jī)抗干擾應(yīng)用過程中面臨的上述問題，在復(fù)雜電磁環(huán)境下，對(duì)模擬中頻信號(hào)進(jìn)行A/D采樣，并為導(dǎo)航基帶解算芯片提供抗窄帶干擾處理的數(shù)字中頻信號(hào)，用于定位解算。雖然抗干擾芯片在國外已開展較長(zhǎng)時(shí)間研究[2]，但在國內(nèi)尚數(shù)起步階段[3]，沒有可供借鑒的芯片指標(biāo)體系和測(cè)試方法，主要還是針對(duì)接收機(jī)抗干擾測(cè)試技術(shù)展開研究居多[4,5]，因此迫切需要開展相關(guān)測(cè)試技術(shù)研究。

本文首先介紹了抗干擾 A/D芯片的主要功能和體系架構(gòu)；在此基礎(chǔ)上，根據(jù)應(yīng)用需求建立了相應(yīng)的測(cè)試指標(biāo)體系；接著搭建了完整的測(cè)試系統(tǒng)，提出了相應(yīng)的測(cè)試方法；最后進(jìn)行了芯片的實(shí)際測(cè)試，取得了良好的效果。本文成果對(duì)抗干擾芯片測(cè)試具有重要工程參考價(jià)值。

1 抗干擾A/D芯片概述

抗干擾 A/D芯片的研制背景源于衛(wèi)星導(dǎo)航接收機(jī)特別是小型化接收機(jī)使用時(shí)所面臨的復(fù)雜電磁環(huán)境，對(duì)小型化、低功耗、低成本抗干擾芯片有迫切的需求。包含抗干擾A/D芯片的衛(wèi)星導(dǎo)航接收機(jī)系統(tǒng)框圖如圖1所示。

衛(wèi)星導(dǎo)航射頻信號(hào)通過射頻模塊下變頻為模擬中頻信號(hào)，抗干擾A/D芯片對(duì)模擬中頻信號(hào)進(jìn)行A/D采樣，并為導(dǎo)航基帶解算模塊提供經(jīng)過抗干擾處理的數(shù)字中頻信號(hào)，用于定位解算。

抗干擾A/D芯片系統(tǒng)組成框圖如圖2所示。主要包括模數(shù)轉(zhuǎn)換和抗干擾處理兩大部分；模數(shù)轉(zhuǎn)換由雙通道A/D模塊實(shí)現(xiàn)，抗干擾處理部分主要包含帶通濾波、干擾信號(hào)檢測(cè)、抗干擾信號(hào)處理等功能模塊。

圖1 衛(wèi)星導(dǎo)航接收機(jī)系統(tǒng)框圖

2 指標(biāo)體系

根據(jù)抗干擾A/D芯片的實(shí)際需要，建立相應(yīng)指標(biāo)體系，主要包括功能要求、指標(biāo)要求和接口要求等。

2.1 功能要求

是否具有A/D數(shù)模轉(zhuǎn)換功能。

是否具有干擾信號(hào)檢測(cè)功能。

是否具有干擾信號(hào)抑制處理功能，所能抑制干擾的種類包括哪些。

是否具有自動(dòng)增益控制功能以充分利用輸出中頻數(shù)字信號(hào)寬度。

是否具有多種工作模式，可根據(jù)使用環(huán)境需要進(jìn)行模式靈活切換。

是否可根據(jù)需要靈活選擇抗干擾頻點(diǎn)。

2.2 指標(biāo)要求

抗干擾處理后，根據(jù)需要輸出穩(wěn)幅可選位數(shù)數(shù)字信號(hào)。

針對(duì)不同干擾類型，給出不同接收頻點(diǎn)抗干擾能力。

插入損耗?？垢蓴_芯片工作時(shí)帶來的額外處理損耗。

工作電壓及功耗要求。

環(huán)境適應(yīng)性要求。包括工作溫度、儲(chǔ)存溫度等。 可靠性要求。

2.3 接口要求

主要是指芯片所采用的管腳及封裝形式。

3 測(cè)試系統(tǒng)組成

抗干擾A/D芯片測(cè)試系統(tǒng)主要由RNSS模擬信號(hào)源、RDSS模擬信號(hào)源、專用干擾信號(hào)源、抗干擾芯片測(cè)試平臺(tái)及測(cè)試控制評(píng)估計(jì)算機(jī)等構(gòu)成，采用有線方式連接，具體組成框圖如圖3所示。

模擬信號(hào)源用來產(chǎn)生 RNSS和 RDSS模擬信號(hào)，干擾源用來產(chǎn)生模擬干擾信號(hào)，模擬信號(hào)源和干擾源采用有線方式，通過合路器輸出模擬射頻信號(hào)給抗干擾芯片測(cè)試平臺(tái)?？垢蓴_測(cè)試平臺(tái)主要包含射頻模塊、抗干擾芯片夾具以及 RNSS、RDSS基帶處理模塊，將被測(cè)芯片安置在抗干擾芯片測(cè)試

硬件平臺(tái)夾具中，測(cè)試平臺(tái)接收射頻信號(hào)，下變頻至中頻，進(jìn)行抗干擾處理并最終進(jìn)行定位解算?？刂婆c評(píng)估計(jì)算機(jī)通過串口服務(wù)器接收并評(píng)估定位結(jié)果，同時(shí)對(duì)模擬信號(hào)源和干擾源進(jìn)行相應(yīng)控制。

圖4為一次抗干擾芯片實(shí)際測(cè)試中所采用的測(cè)試系統(tǒng)設(shè)備，主要包括 RNSS模擬信號(hào)源、RDSS模擬信號(hào)源、專用干擾信號(hào)源及測(cè)試控制評(píng)估計(jì)算機(jī)實(shí)物。

圖4 測(cè)試系統(tǒng)設(shè)備實(shí)物圖

圖5 抗干擾芯片測(cè)試平臺(tái)實(shí)物圖

圖5為抗干擾芯片測(cè)試平臺(tái)實(shí)物圖。測(cè)試平臺(tái)主要由射頻模塊、抗干擾A/D芯片夾具、RDSS基帶模塊、RNSS基帶模塊等組成。

4 關(guān)鍵指標(biāo)測(cè)試方法

4.1 統(tǒng)計(jì)計(jì)算方法

4.1.1 定位誤差計(jì)算方法

將抗干擾芯片測(cè)試平臺(tái)上報(bào)的定位信息與測(cè)試系統(tǒng)仿真的已知位置信息進(jìn)行比較，計(jì)算三維位置誤差。定位誤差計(jì)算方法見式（1）：

式中：ΔE——東向位置誤差分量；ΔN——北向位置誤差分量；ΔV——高程位置誤差分量。

東向位置誤差分量、北向位置誤差分量、高程位置誤差分量計(jì)算方法見式（2）：

式中：xi′,j——用戶機(jī)解算出的位置分量值；xi,j——測(cè)試系統(tǒng)仿真的已知位置分量值；i——取值 E（東向）、N（北向）或H（高程）；j——參加統(tǒng)計(jì)的位置信息樣本序號(hào)。

對(duì)n個(gè)定位誤差按從小到大的順序進(jìn)行排序。取第[n×95%]個(gè)結(jié)果為本次測(cè)量的定位精度。n為采集樣本數(shù)，[n×95%]表示不超過n×95%的最大整數(shù)。

4.1.2 定位成功率計(jì)算方法

抗干擾芯片測(cè)試平臺(tái)以 1 Hz頻率上報(bào)定位結(jié)果，待上報(bào)定位結(jié)果的時(shí)間達(dá)到Ns后，統(tǒng)計(jì)符合定位精度的定位結(jié)果個(gè)數(shù)，記為n，見式（3）。

4.1.3 誤碼率計(jì)算方法

抗干擾芯片測(cè)試平臺(tái)上報(bào)導(dǎo)航電文，待單次上報(bào)電文總和大于1×106，統(tǒng)計(jì)誤碼率方法見式（4）。

4.2 指標(biāo)測(cè)試方法

4.2.1 抗干擾能力測(cè)試

本項(xiàng)目考核在有線條件下，測(cè)試樣片在RNSS、RDSS衛(wèi)星信號(hào)體制下的抗窄帶干擾能力。RNSS衛(wèi)星信號(hào)體制抗窄帶干擾能力是指定位精度滿足要求，定位成功率≥90%，所能承受的最大窄帶干擾強(qiáng)度；RDSS衛(wèi)星信號(hào)體制抗干擾能力是指接收誤碼率≤1×10-5，所能承受的最大窄帶干擾強(qiáng)度。這里窄帶干擾通常為一個(gè)或多個(gè)單頻、窄帶、掃頻等帶內(nèi)干擾。

（1）RNSS體制測(cè)試方法及步驟

步驟1：按圖3所示連接各測(cè)試設(shè)備，設(shè)置測(cè)試系統(tǒng)為指定相應(yīng)測(cè)試場(chǎng)景，按要求設(shè)定到達(dá)測(cè)試平臺(tái)射頻輸入端的信號(hào)功率，并播發(fā)信號(hào)。

步驟 2：測(cè)試平臺(tái)進(jìn)行加電測(cè)試，配置被測(cè)芯片為相應(yīng)頻點(diǎn)抗干擾，配置測(cè)試系統(tǒng)通過串口設(shè)置測(cè)試平臺(tái)以1Hz頻度輸出定位結(jié)果，觀察收星定位情況。

步驟3：如果測(cè)試平臺(tái)在檢測(cè)開始后2min之內(nèi)沒有上報(bào)定位結(jié)果，或上報(bào)定位結(jié)果過程中中斷時(shí)間超過30s，則認(rèn)為平臺(tái)不能正常上報(bào)定位結(jié)果。

步驟 4：如測(cè)試平臺(tái)正常上報(bào)定位結(jié)果，待上報(bào)定位結(jié)果的時(shí)間達(dá)到600s后，測(cè)試系統(tǒng)設(shè)置平臺(tái)停止輸出定位結(jié)果，統(tǒng)計(jì)定位成功率和定位精度，并停止播發(fā)信號(hào)。

步驟 5：按照測(cè)試場(chǎng)景定義設(shè)置干擾，開啟干擾源，調(diào)整干擾功率，再播發(fā)信號(hào)，使得測(cè)試平臺(tái)不能正常上報(bào)定位結(jié)果。

步驟6：按照每次1dB的間隔逐漸減小干擾強(qiáng)度直至測(cè)試平臺(tái)能夠正常上報(bào)定位結(jié)果，按步驟 4方法統(tǒng)計(jì)定位成功率和定位精度。定位成功率≥90%，定位精度滿足要求，記錄對(duì)應(yīng)的干擾強(qiáng)度值，該干擾強(qiáng)度值即為該場(chǎng)景下被測(cè)芯片的抗干擾能力。

更換測(cè)試場(chǎng)景，重復(fù)步驟 1～步驟 6，得到下一場(chǎng)景下被測(cè)芯片的抗干擾能力。

（2）RDSS體制測(cè)試方法及步驟

步驟1：按圖3所示連接各測(cè)試設(shè)備，設(shè)置測(cè)試系統(tǒng)為指定相應(yīng)測(cè)試場(chǎng)景，按要求設(shè)定到達(dá)射頻輸入端的信號(hào)功率，測(cè)試平臺(tái)進(jìn)行加電測(cè)試，配置被測(cè)芯片為相應(yīng)頻點(diǎn)抗干擾，向測(cè)試系統(tǒng)上報(bào)電文。

步驟 2：按照測(cè)試場(chǎng)景定義設(shè)置干擾，開啟干擾源，調(diào)整干擾功率，并播發(fā)信號(hào)使測(cè)試平臺(tái)不能正常上報(bào)電文。

步驟3：按照每次1dB的間隔逐漸減小干擾強(qiáng)度直至測(cè)試平臺(tái)能夠正常上報(bào)導(dǎo)航電文，誤碼率不大于1×10-5，該干擾強(qiáng)度值即為該場(chǎng)景下被測(cè)芯片的抗干擾能力。

更換測(cè)試場(chǎng)景，重復(fù)步驟 1～步驟 3，得到下一場(chǎng)景下被測(cè)芯片的抗干擾能力。

4.2.2 插入損耗測(cè)試

本項(xiàng)目考核測(cè)試樣片在無干擾情況下，在直通工作模式下，與使用常用A/D模數(shù)轉(zhuǎn)換芯片的技術(shù)方案相比，收星載噪比的損失程度。

（1）RNSS體制測(cè)試方法及步驟

步驟1：按圖3所示連接各測(cè)試設(shè)備，設(shè)置測(cè)試系統(tǒng)為指定一顆衛(wèi)星信號(hào)下靜態(tài)接收測(cè)試場(chǎng)景，按要求設(shè)定到達(dá)測(cè)試平臺(tái)射頻輸入端信號(hào)功率，并播發(fā)信號(hào)。

步驟 2：測(cè)試平臺(tái)進(jìn)行加電測(cè)試，配置被測(cè)芯片為相應(yīng)頻點(diǎn)直通，測(cè)試系統(tǒng)通過串口設(shè)置測(cè)試平臺(tái)以1Hz頻度輸出收星載噪比。

步驟 3：測(cè)試平臺(tái)正常上報(bào)載噪比結(jié)果，待上報(bào)載噪比結(jié)果的時(shí)間達(dá)到300秒后，測(cè)試系統(tǒng)設(shè)置平臺(tái)停止輸出載噪比結(jié)果，統(tǒng)計(jì)載噪比的平均值CNR1。

步驟4：按圖3所示將測(cè)試平臺(tái)中的待測(cè)芯片替換為常用A/D模數(shù)轉(zhuǎn)換芯片，測(cè)試場(chǎng)景和信號(hào)功率不變。

步驟 5：測(cè)試平臺(tái)正常上報(bào)載噪比結(jié)果，待上報(bào)載噪比結(jié)果的時(shí)間達(dá)到300s后，測(cè)試系統(tǒng)設(shè)置平臺(tái)停止輸出載噪比結(jié)果，統(tǒng)計(jì)載噪比的平均值CNR2。

可得插入損耗=CNR1-CNR2。

（2）RDSS體制測(cè)試方法及步驟

按圖3所示連接各測(cè)試設(shè)備，設(shè)置測(cè)試系統(tǒng)為指定RDSS任意一個(gè)波束測(cè)試場(chǎng)景，按要求設(shè)定到達(dá)射頻輸入端信號(hào)功率，并播發(fā)信號(hào)。

測(cè)試平臺(tái)進(jìn)行加電測(cè)試，配置被測(cè)芯片為相應(yīng)頻點(diǎn)直通，測(cè)試平臺(tái)上報(bào)電文，測(cè)試系統(tǒng)統(tǒng)計(jì)誤碼率指標(biāo)。

若誤碼率不大于 1×10-5，則將信號(hào)功率減弱

0.1dB。

若誤碼率大于 1×10-5，則記錄功率值P1=當(dāng)前信號(hào)功率值+0.1dB。

將測(cè)試平臺(tái)上的待測(cè)抗干擾芯片替換為常用A/D模數(shù)轉(zhuǎn)換芯片，按照步驟1)～4)重新進(jìn)行測(cè)試并記錄功率值P2。

可得插入損耗=P1-P2。

4.2.3 供電與功耗測(cè)試

本項(xiàng)目考核測(cè)試樣片在干擾環(huán)境下，在抗干擾工作模式下，供電與功耗是否符合指標(biāo)要求。測(cè)試方法及步驟如下。

圖6 供電與功耗測(cè)試設(shè)備連接示意圖

步驟1：按圖6所示連接各測(cè)試設(shè)備，設(shè)置測(cè)試系統(tǒng)為典型抗干擾測(cè)試場(chǎng)景，按要求設(shè)定到達(dá)射頻輸入端信號(hào)功率，開啟干擾，然后播發(fā)信號(hào)。

步驟 2：測(cè)試平臺(tái)進(jìn)行加電測(cè)試，配置被測(cè)芯片為抗干擾模式，測(cè)試系統(tǒng)通過串口設(shè)置測(cè)試平臺(tái)以1Hz頻度輸出RNSS定位結(jié)果，同時(shí)上報(bào)RDSS的I支路電文，觀察RNSS定位和RDSS誤碼率情況。

步驟 3：設(shè)置被測(cè)芯片輸入電壓為指標(biāo)規(guī)定的最大值，若測(cè)試平臺(tái)能夠正常工作，輸出RNSS定位和RDSS誤碼率合格，則供電符合要求。

步驟 4：設(shè)置被測(cè)芯片輸入電壓為指標(biāo)規(guī)定的最小值，若測(cè)試平臺(tái)能夠正常工作，輸出RNSS定位和RDSS誤碼率合格，則供電符合要求。

步驟 5：設(shè)置被測(cè)芯片輸入電壓為指標(biāo)規(guī)定的正常值，若測(cè)試平臺(tái)能夠正常工作，輸出RNSS定位和RDSS誤碼率合格，記錄電流讀數(shù)，計(jì)算所得功耗。

4.2.4 封裝與管腳檢查

本項(xiàng)目考核測(cè)試樣片的封裝形式是否符合技術(shù)要求，器件管腳定義、工作模式是否符合技術(shù)要求的規(guī)定。測(cè)試方法及步驟如下。

目測(cè)檢測(cè)抗窄帶干擾芯片封裝形式是否滿足要求。

按圖3所示連接各測(cè)試設(shè)備，在提供的測(cè)試平臺(tái)上對(duì)待測(cè)樣片進(jìn)行安裝，測(cè)試平臺(tái)進(jìn)行加電測(cè)試，按研制技術(shù)要求規(guī)定配置被測(cè)芯片為不同工作模式，配置相應(yīng)測(cè)試環(huán)境。若測(cè)試平臺(tái)能夠正常工作，輸出RNSS定位精度和RDSS誤碼率合格，則確定被測(cè)芯片管腳定義、工作模式符合研制技術(shù)要求的規(guī)定。

4.3 實(shí)際測(cè)試

根據(jù)上文所述衛(wèi)星導(dǎo)航接收機(jī)抗干擾 A/D芯片測(cè)試指標(biāo)體系、測(cè)試系統(tǒng)組成以及關(guān)鍵指標(biāo)測(cè)試方法，我們對(duì)一抗干擾A/D芯片進(jìn)行了實(shí)際測(cè)試，測(cè)試結(jié)果表明本文測(cè)試能夠充分反映抗干擾 A/D芯片的技術(shù)狀態(tài)，可作為研制、招標(biāo)比測(cè)、驗(yàn)收測(cè)試等的依據(jù)。

5 結(jié)論

衛(wèi)星導(dǎo)航接收機(jī)抗干擾 A/D芯片研制在國內(nèi)剛剛起步，其全面測(cè)試缺乏可借鑒參考的成熟技術(shù)。本文對(duì)抗干擾A/D芯片指標(biāo)體系、測(cè)試系統(tǒng)、測(cè)試方法做了全面詳實(shí)的研究，研究成果對(duì)開展芯片工程技術(shù)研制、測(cè)試試驗(yàn)具有重要的指導(dǎo)意義。

[1]王達(dá)偉,李加琪,吳嗣亮,王菊.基于 FPGA 的衛(wèi)星導(dǎo)航抗干擾處理器設(shè)計(jì)[J].北京理工大學(xué)學(xué)報(bào),2014,34(3):299-303.

[2]Capozza,P.T.,Holland,B.J.and Hopkinson,T.M.,A Single-Chip Narrow-Band Frequency-Domain Excisor for a Global Positioning System(GPS) Receiver[J],IEEE Journal of Solid-State Circuits,March 2000,35(3):401-411

[3]張文華.衛(wèi)星導(dǎo)航抗干擾專用芯片后端版圖設(shè)計(jì)[J].現(xiàn)代導(dǎo)航.2014,5(3):183-186

[4]Soubielle,J.,Vigneau,W.,Description of an Interference Test Facility(ITF) to assess GNSS receivers performance in presence of interference [C].5th ESA workshop on NAVITEC,2010:1-7.

[5]郭淑霞,張寧,劉孟江,董中要.一種衛(wèi)星導(dǎo)航抗干擾接收機(jī)的室內(nèi)無線測(cè)試方法[J].計(jì)算機(jī)工程與科學(xué),2013,42(3):169-174