0.8 μm SOI CMOS抗輻射加固工藝輻射效應(yīng)研究

馬慧紅，顧愛(ài)軍

（中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無(wú)錫 214035）

0.8 μm SOI CMOS抗輻射加固工藝輻射效應(yīng)研究

馬慧紅，顧愛(ài)軍

（中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無(wú)錫 214035）

采用抗輻射0.8 μm SOI CMOS加固技術(shù)，研制了抗輻射SOI CMOS器件和電路。利用Co60γ射線(xiàn)源對(duì)器件和電路的總劑量輻射效應(yīng)進(jìn)行了研究。對(duì)比抗輻射加固工藝前后器件的Id-Vg曲線(xiàn)以及前柵、背柵閾值隨輻射總劑量的變化關(guān)系，得到1 Mrad（Si）總劑量輻射下器件前柵閾值電壓漂移小于0.15 V。最后對(duì)加固和非加固的電路靜態(tài)電流、動(dòng)態(tài)電流、功能隨輻射總劑量的變化情況進(jìn)行了研究，結(jié)果表明抗輻射加固工藝制造的電路抗總劑量輻射性能達(dá)到500 krad（Si）。

SOI；radiation-hard；ASIC；SIMOX

1 引言

近年來(lái)，由于在器件隔離、速度及密度上相對(duì)于體硅具有顯著的優(yōu)勢(shì)，SOI（絕緣體上硅）技術(shù)受到了研究者們的廣泛關(guān)注[1]。

在抗輻射加固應(yīng)用方面，SOI技術(shù)具有先天的優(yōu)勢(shì)，是體硅技術(shù)所不能比擬的。

首先，SOI技術(shù)由于有完全的隔離結(jié)構(gòu)，能很好地免疫單粒子閂鎖效應(yīng)。

其次，由于埋氧化層的存在，SOI技術(shù)確保了對(duì)單粒子效應(yīng)的低敏感性[2,3]。

第三，SOI技術(shù)分布電容小，電路速度高，并且不存在阱區(qū)，使得電路集成度得到大幅度提高。然后，由于埋層二氧化硅的存在，限制了SOI工藝抗總劑量輻射的能力，國(guó)外已在部分耗盡SOI 工藝上實(shí)現(xiàn)抗超高總劑量電離輻射加固[4～10]，國(guó)內(nèi)鮮有類(lèi)似報(bào)道。

為了提高ASIC電路在抗總劑量輻射方面的能力，本文采用0.8 μm SOI CMOS抗輻射加固工藝技術(shù)，研制出抗輻射SOI CMOS器件和電路，并且對(duì)研制的抗輻射SOI CMOS器件和電路進(jìn)行輻照試驗(yàn)，得到采用抗輻射加固工藝與未采用加固工藝的0.8 μm SOI CMOS器件的Id-Vg曲線(xiàn)以及前柵、背柵閾值隨輻射總劑量的變化關(guān)系。

2 實(shí)驗(yàn)

采用全劑量SIMOX圓片制備0.8 μm SOI CMOS晶體管和ASIC電路，所用晶圓埋氧層厚度為375±5 nm，頂層硅厚度為205±5 nm，所用工藝涉及N+、P+雙摻雜多晶硅柵技術(shù)、Salicide（自對(duì)準(zhǔn)硅化物）、LOCOS隔離技術(shù)等。

為了提高SOI CMOS器件的抗總劑量輻射性能，采用離子注入工藝在BOX（埋層二氧化硅）中引入電子陷阱，降低輻射后器件的背柵閾值電壓漂移。同時(shí)為了提高NMOS的前溝道導(dǎo)電能力，本文進(jìn)行了一系列的試驗(yàn)來(lái)優(yōu)化NMOS的溝道摻雜工藝和器件結(jié)構(gòu)。利用Co60γ源對(duì)器件和電路的電離總劑量輻射特性進(jìn)行研究，從而來(lái)對(duì)比采用抗輻射加固工藝前后的器件和電路在電學(xué)特性上和抗輻射性能上的差異。

3 結(jié)果與討論

圖1是典型未加固（Normal sample）和加固（RH sample）的NMOS和PMOS轉(zhuǎn)移特性曲線(xiàn)，器件寬長(zhǎng)比均為9.6 μm/0.8 μm，漏端電壓Vd=0.1 V，可以看出轉(zhuǎn)移特性在常態(tài)下基本是一致的，器件漏電低于10-14A。

圖1 未加固和加固的NMOS和PMOS的轉(zhuǎn)移特性曲線(xiàn)

表1顯示了采用抗輻射0.8 μm SOI CMOS加固工藝前后的器件常態(tài)電學(xué)特性對(duì)比，其中Vt1表示器件前柵閾值電壓，Vt2表示器件背柵閾值電壓，Idsat表示器件飽和電流，Vbd表示器件源漏擊穿電壓。從表1可以看出，采用抗輻射加固工藝后的器件特性與原工藝相當(dāng)，滿(mǎn)足電路應(yīng)用的需求。

對(duì)未采用抗輻射加固工藝和采用加固工藝的器件和電路進(jìn)行總劑量輻照實(shí)驗(yàn)，劑量點(diǎn)選擇300 krad（Si）、500 krad（Si）、1 Mrad（Si）、2 Mrad（Si）。對(duì)比器件和電路的電學(xué)特性。

表1 未采用抗輻射加固工藝和采用加固工藝的器件參數(shù)對(duì)比圖

圖2～圖6是總劑量輻照后器件的電學(xué)特性變化情況（測(cè)試條件：Vg=-2～5 V，step=0.05 V，Vd=0.1 V），其中圖2為未采用抗輻射加固工藝的NMOS器件的Id-Vg特性曲線(xiàn)，輻照偏置為前柵ON偏置（Vg=5 V，Vs=Vd=Vb=Ve=0 V）?？梢园l(fā)現(xiàn)較之常態(tài)的NMOS器件，隨著輻射總劑量的增加，漏端電流不斷增加，甚至超過(guò)了μA級(jí)別，而且有繼續(xù)增大的趨勢(shì)。1 Mrad（Si）總劑量輻射后，NMOS器件前柵閾值電壓漂移約為0.15 V。

圖3是未采用抗輻射加固工藝的NMOS器件的背柵Id-Vbg特性曲線(xiàn)，可以發(fā)現(xiàn)，在背柵電壓為25 V左右時(shí)，漏端電流開(kāi)始出現(xiàn)，這是一個(gè)正常的狀態(tài)。而隨著輻射劑量的加大，背柵閾值電壓降低，漏端電流大幅增加，器件的特性改變，在輻射總劑量達(dá)到2 Mrad（Si）時(shí)，漏端電流達(dá)到了μA級(jí)，顯然，該器件在如此惡劣的環(huán)境下不能正常工作。

圖2 未采用抗輻射加固工藝NMOS器件的前柵Id-Vg特性曲線(xiàn)

與之對(duì)比，圖4是采用抗輻射加固工藝的NMOS器件的Id-Vg特性曲線(xiàn)，其測(cè)試條件和未加固的器件相同。同在不斷增大輻射劑量的情況下，加固N(yùn)MOS器件與未加固器件的電學(xué)特性變化截然不同。采用抗輻射加固工藝的NMOS器件其漏端電流保持正常狀態(tài)，1 Mrad（Si）總劑量輻射后，NMOS器件前柵閾值電壓漂移0.11 V左右。

圖3 未采用抗輻射加固工藝NMOS器件的背柵Id-Vbg特性曲線(xiàn)

在受到少量輻射時(shí)，未加固器件的背柵特性已經(jīng)嚴(yán)重變化，而從圖5中可以發(fā)現(xiàn)在同樣的測(cè)試條件下，采用抗輻射加固工藝器件的漏端電流在Vbg=25 V左右只有少量的增加，最高也就達(dá)到pA級(jí)別。對(duì)比圖3和圖5，我們能夠清晰地發(fā)現(xiàn)，采用抗輻射加固工藝的器件具有很高的抗總劑量輻射能力，即使在2 Mrad（Si）總劑量輻照的惡劣環(huán)境下依然能正常工作。

圖4 采用抗輻射加固工藝NMOS器件的前柵Id-Vg特性曲線(xiàn)

圖5 采用抗輻射加固工藝NMOS器件的背柵Id-Vbg特性曲線(xiàn)

我們?cè)赑MOS器件上也進(jìn)行了同樣的輻照實(shí)驗(yàn)，偏置采用前柵OFF偏置（Vg=Vb=Vs=5 V，Vd=Ve=0 V）。結(jié)果表明，抗輻射加固PMOS器件具有很好的抗輻射性能，1 Mrad（Si）總劑量輻射后，PMOS器件前柵閾值電壓漂移0.148 V左右，滿(mǎn)足工程化應(yīng)用要求。

圖6 不同輻射總劑量下采用抗輻射加固工藝PMOS器件的前柵Id-Vg特性曲線(xiàn)

采用0.8 μm SOI CMOS抗輻射加固工藝制造集成度約1萬(wàn)門(mén)的ASIC電路，圖7與圖8是未采用抗輻射加固工藝和采用加固工藝的電路靜態(tài)（IDDQ）與動(dòng)態(tài)電流（IA）隨輻射劑量的對(duì)比曲線(xiàn)，劑量點(diǎn)選擇100 krad（Si）、300 krad（Si）、500 krad（Si）和750 krad（Si）。由實(shí)驗(yàn)結(jié)果可以看出，輻照前靜態(tài)電流和動(dòng)態(tài)電流處于正常，電路功能正常。當(dāng)輻射劑量超過(guò)300 krad（Si）時(shí)，未加固電路靜態(tài)電流和動(dòng)態(tài)電流開(kāi)始突變，電路功能出現(xiàn)異常。而加固電路在劑量增加到750 krad（Si）和1 Mrad（Si）時(shí)依然維持較小的靜態(tài)電流和動(dòng)態(tài)電流。

圖7 未采用抗輻射加固工藝和采用加固工藝的電路靜態(tài)電流對(duì)比圖

表2為抗輻射加固電路的輻照試驗(yàn)結(jié)果，當(dāng)總劑量輻射達(dá)到500 krad（Si）時(shí)，電路靜態(tài)電流能夠滿(mǎn)足100 μA的指標(biāo)要求，在增加50%輻照劑量的情況下，電路靜態(tài)電流、動(dòng)態(tài)電流和功能仍能夠滿(mǎn)足規(guī)范要求。

4 結(jié)論

圖8 未采用抗輻射加固工藝和采用加固工藝的電路動(dòng)態(tài)電流對(duì)比圖

通過(guò)理論和試驗(yàn)驗(yàn)證，可以得出：采用抗輻射加固工藝的器件其電學(xué)特性能夠達(dá)到常態(tài)要求，器件的抗輻射性能顯著好于未采用抗輻射加固工藝器件，在1 Mrad（Si）總劑量輻射后器件的指標(biāo)滿(mǎn)足電路制造的要求。此外，采用抗輻射加固工藝的電路在抗總劑量輻射性能上更勝一籌，當(dāng)輻射總劑量達(dá)到一個(gè)很高的數(shù)值時(shí)，抗輻射加固工藝電路的靜態(tài)、動(dòng)態(tài)電流依然能保持輻照前的水平，最后試驗(yàn)得出采用抗輻射加固工藝制造的電路具有抗500 krad（Si）總劑量輻射的能力。

表2 電路輻照試驗(yàn)結(jié)果

上述結(jié)果證明通過(guò)抗輻射加固工藝可以顯著提高SOI CMOS器件和電路的抗總劑量輻射能力。

[1] Auberton Herve A J. SOI: materials to systems [A]. IEEE International Electron Device Meeting Technical Digest, 1996.

[2] Brady F T, S cott T, Brown R, et al. Fully-depleted submicron SOI for radiation hardened application [J]. IEEE Trans Nucl Sci, 1994, 41: 2304.

[3] Hatano H. Radiation hardened high performance CMOS VlSI circuit design [J]. IEE Proceedings-G, 1992, 139: 287.

[4] Zhang Guoqiang, Liu Zhongli, Li Ning, et al. Influence of fluorine on radiation-induced charge trapping in the SIMOX buried oxides [A]. Proceeding of 7th International Conference on Solid-State and Integrated Circuits Technology, 2004.

[5] Hughes H, McMarr P. Radiation-hardening of SOI by ion implantation into the buried oxide [S]. US Patent. No.5795813.

[6] White M H, Adams D A, Murray J R, et al. Characterization of scaled SONOS EEPROM memory devices for space and military systems [A]. Non-Volatile Memory Technology Symposium, 2004.

[7] Wu Junfeng, Zhong Xinghua, Li Duoli. Improved breakdown voltage of partially depleted SOI nMOSFETs with half-backchannel implantation [J]. Chinese Journal of Semiconductors, 2005, 26（10）: 1875.

[8] Ohno T, Izumi K, Shimaya M, et al. CMOS/SIMOX devices having a radiation hardness of 2Mrad（Si）[J]. Electron Lett, 1987, 23: 141.

[9] Liu S T, Jenkins W C, Hughes H L. Total dose radiation hard 0.35μm SOI CMOS technology [J]. IEEE Trans Nucl Sci, 1990, 37: 2013.

[10] Mao B Y, Chen C E, Pollack G, et al. Total dose hardening of buried insulator in implanted silicon-on-insulator structures [J]. IEEE Trans Nucl Sci, 1987, 34: 1692.

Study of the Radiation-hard 0.8 μm SOI CMOS Process Radiation Influence

MA Huihong, GU Aijun
（China Electronics Technology Group Corporation No.58 Research Institute, Wuxi 214035, China）

The paper focused on the radiation-hard 0.8 μm SOI CMOS process, the devices and circuits were fabricated. The devices and circuits’ behavior in Co60γ ray irradiation circumstances was studied. It shows that the devices with and without the radiation-hard technology had different performance. The hardened devices’ threshold voltage of the front gate shifts less than 0.15 V. The hardened circuits’ standby current, dynamic current and function were also tested. The results showed that the circuits with the radiation-hard process can meet the specification of 100 μA over the total dose range of 500 krad（Si）.

SOI; radiation-hard; ASIC; SIMOX

TN402

A

1681-1070（2015）07-0020-04

馬慧紅（1972—），女，2004年畢業(yè)于東南大學(xué)，畢業(yè)后工作于中國(guó)電子科技集團(tuán)公司第58研究所，從事半導(dǎo)體原材料、備件采購(gòu)及原材料、備件國(guó)產(chǎn)化替代工作和民品項(xiàng)目申報(bào)管理工作。

2015-03-13