D類功放輸出功率調(diào)節(jié)電路設(shè)計

只生武

（無錫晶源微電子有限公司，江蘇 無錫 214028）

D類功放輸出功率調(diào)節(jié)電路設(shè)計

只生武

（無錫晶源微電子有限公司，江蘇 無錫 214028）

D類音頻功放具有高效率的優(yōu)點，但是隨著功率的不斷提高，通常需要完善的保護(hù)及限制電路。設(shè)計介紹了一種用于高功率D類音頻功率放大器的輸出功率調(diào)節(jié)電路，可以通過芯片外部引腳輸入電壓或編程的方式動態(tài)調(diào)節(jié)功放的輸出功率?？刂品绞讲捎昧讼拗戚斎胄盘栕畲蠓鹊姆椒ǎ謩e介紹了電路的控制原理與電路實現(xiàn)。測試結(jié)果顯示，該電路達(dá)到了較好的調(diào)節(jié)效果，具有好的調(diào)節(jié)線性度，提高了高功率放大器電路的可靠性。

D類功放；功率調(diào)節(jié)；幅度限制

1 引言

D類音頻功放具有效率高、輕便等優(yōu)點，逐漸成為功率放大器的發(fā)展趨勢，尤其是在大功率應(yīng)用場合。近年來，隨著調(diào)制技術(shù)與集成電路技術(shù)的迅速發(fā)展，D類功放的保真度逐年提高，設(shè)計與成本已經(jīng)不再成為限制D類功放發(fā)展的因素，并且D類功放與數(shù)字音響可以很好地相通。在提倡節(jié)能環(huán)保的大背景下，D類功放技術(shù)必然成為主流。然而隨著功率的增大，對D類功放電路及其系統(tǒng)的保護(hù)就顯得尤為重要。

2 D類音頻功放原理

典型的D類音頻功放信號流如圖1所示。圖1中由輸入差分放大級、斜波發(fā)生器、PWM比較器、功率輸出級及濾波電路組成。其中，斜波發(fā)生器產(chǎn)生遠(yuǎn)高于輸入信號頻率的三角波，輸入差分放大級將音頻小信號差分放大，使其信號的幅度與斜波發(fā)生器產(chǎn)生的三角波幅度相當(dāng)。然后PWM比較器將放大后的輸入音頻信號與三角波進(jìn)行比較，將音頻信號的幅度轉(zhuǎn)變?yōu)镻WM信號的占空比，輸出PWM信號。

圖1 典型D類功放結(jié)構(gòu)原理框圖

其調(diào)制原理如圖2所示。當(dāng)三角波幅度大于信號幅度時，PWM比較器輸出為低電平。而當(dāng)三角波幅度小于信號幅度時，PWM比較器輸出為高電平。那么，由于三角波的幅度與頻率是固定不變的，當(dāng)信號幅度發(fā)生變化時，輸出PWM信號的占空比就會隨著信號的幅度發(fā)生相應(yīng)變化。經(jīng)過這一調(diào)制過程，就將信號的幅度參數(shù)映射到了PWM信號的占空比上。為了最大限度地提高效率，減少內(nèi)部電路的功率損耗，PWM比較器通常在低壓下工作，而輸出功率級為了實現(xiàn)高功率，通常工作在高壓下，所以中間必須有電平轉(zhuǎn)換電路。經(jīng)電平轉(zhuǎn)換后的PWM信號由柵驅(qū)動電路增強后驅(qū)動大功率MOSFET工作，輸出高壓大電流的PWM信號，最大輸出功率通常與功率輸出級的MOS管能力相關(guān)。

圖2 調(diào)制原理示意圖

最后通過低通濾波器將PWM信號濾波后還原為原始的輸入信號，即將PWM的占空比再次恢復(fù)為信號的幅度參數(shù)。經(jīng)過這一過程實現(xiàn)了信號的放大。在該轉(zhuǎn)換過程中，大功率MOSFET工作于開關(guān)狀態(tài)，自身損耗較小，因此可以實現(xiàn)高效率。

3 輸出功率限制電路設(shè)計

由于D類功放的高效率，D類功放的功率可以做得很大而不必?fù)?dān)心散熱問題。但是過大的功率會造成揚聲器的損壞。為了適應(yīng)不同的功率需求，在D類功放中加入功率調(diào)節(jié)單元是一個很好的選擇。這樣不僅增加了整個系統(tǒng)的可靠性，并且實現(xiàn)了功放的智能化。

在不改變功放增益的前提下，一種最實用的方式是動態(tài)調(diào)節(jié)輸入信號的最大限制幅度。下面介紹一種在D類音頻功率放大器前置差分放大電路中限制信號幅度的方法，其實現(xiàn)原理如圖3所示。

圖3 輸入幅度限制電路原理

實際上，該電路輸入差分放大由運放A1與A2構(gòu)成的兩級低通濾波器組成。INP與INN為幅度相同但相位相反的差分輸入信號，OUTP與OUTN為放大后的差分信號，Rf為反饋電阻，A3是實現(xiàn)功率調(diào)節(jié)所需的放大器，該放大器的輸入信號為濾波器信號輸出OUTP與OUTN，A3的輸出控制A1的輸入信號，以此來實現(xiàn)閉環(huán)調(diào)節(jié)功能。信號的相位關(guān)系見圖3。當(dāng)OUTP或OUTN其中一個的信號幅度小于VM時，表明信號太大，輸出功率超過了限制的功率，則此時運放A3相應(yīng)的輸出翻轉(zhuǎn)，將A1的輸入信號進(jìn)行限制，使OUTP或OUTN產(chǎn)生削波，限制其幅度。但是當(dāng)輸入信號幅度在正常功率范圍內(nèi)時，A1的輸入信號應(yīng)不受A3的影響，需要將A3的輸出與電路斷開。而要想實現(xiàn)不同的輸出功率，只需通過外部引腳或者編程的方式來控制VM電壓的大小就可以了。

經(jīng)過以上分析，所設(shè)計的放大器A3具體實現(xiàn)電路如圖4所示。其中，由M2與M3構(gòu)成源極輸入差分對，R1與C1構(gòu)成低通濾波，使柵極電位穩(wěn)定。靜態(tài)時，M2與M3柵極電位為：

設(shè)計M10、M15、M16具有相同的寬長比，則穩(wěn)態(tài)時流過M1、M2、M3的電流相等，若M1～M3也具有相同的寬長比，則可以得到：

那么M2、M3的柵極電位又可表示為：

只要IN-或IN+的幅度小于VM，M2或M3管就會導(dǎo)通，使運放輸出翻轉(zhuǎn)。由于IN+與IN-為幅度相同但相位相反的差分信號，當(dāng)IN+低于VM時，IN-必定高于VM，則M2導(dǎo)通，M3截止，使得M7、M8截止，M4、M9相應(yīng)導(dǎo)通，而使M4下拉OUT+，M9上拉OUT-。同樣，當(dāng)IN-低于VM時，IN+必定高于VM，使得M7下拉OUT-，M8上拉OUT+，而當(dāng)IN+與IN-均大于VM時，M1、M10與M7、M9均截止，OUT-與OUT+輸出為高阻態(tài)，使其不會影響到正常工作。當(dāng)運放工作時，將會限制對應(yīng)的輸入信號，使信號發(fā)生削波，限制信號幅度。實際應(yīng)用中為了獲得較大的跨導(dǎo)，通常會將M1、M2、M3的寬長比設(shè)置得較大。

圖4 放大器A3實現(xiàn)電路圖

4 測試結(jié)果

將該功率限制模塊加入D類功放后進(jìn)行了流片，圖5為芯片整體版圖。對成品進(jìn)行了整機(jī)測試，圖6顯示了不同電源電壓、不同增益下輸出功率隨外部調(diào)節(jié)電壓的變化曲線。由測試結(jié)果可以看出，在不同的增益下，當(dāng)達(dá)到限制點時，輸出功率隨調(diào)節(jié)電壓的變化而變化，并且輸出功率的大小與調(diào)節(jié)電壓之間具有良好的線性度。當(dāng)調(diào)節(jié)電壓高于限制點時，調(diào)節(jié)電壓的改變幾乎不會影響到電路的輸出功率，實現(xiàn)了良好的調(diào)節(jié)效果，在較高電源電壓（18 V）的情況下，依然具有較好的調(diào)節(jié)性能。圖7為VCC=12 V、8 Ω負(fù)載，調(diào)節(jié)電壓分別為1 V、2 V、3 V時輸出信號的波形?？梢钥闯?，隨著調(diào)節(jié)電壓的減小，輸出信號的削波程度也相應(yīng)增大，實現(xiàn)了輸出功率的限制功能。

圖5 實現(xiàn)的D類功放整體版圖

5 結(jié)論

利用調(diào)節(jié)輸入信號最大幅度的方式，設(shè)計了一種用于D類音頻功率放大器的輸出功率調(diào)節(jié)電路，對設(shè)計方案及電路實現(xiàn)進(jìn)行了詳細(xì)的介紹，整機(jī)應(yīng)用時的測試結(jié)果顯示電路實現(xiàn)了良好的調(diào)節(jié)效果與線性度，提高了大功率D類功放的可靠性與智能化。

圖6 輸出功率隨調(diào)節(jié)電壓的變化曲線

圖7 VCC=12 V，8 Ω負(fù)載時不同調(diào)節(jié)電壓下輸出信號波形

[1] Behzad R. Design of Analog CMOS Integrated Circuits [M]. McGRAW-HALL INTERNATIONAL EDITION, 2001.

[2] Phillip E A, Douglas R H. CMOS 模擬集成電路設(shè)計[M].北京：電子工業(yè)出版社，2005.

[3] Willy M C S. 模擬集成電路設(shè)計精粹[M]. 北京：清華大學(xué)出版社，2008.

[4] 童詩白. 模擬電子技術(shù)基礎(chǔ)[M]. 北京：高等教育出版社，2010.

[5] 方明. 基于D類功放的音頻放大器設(shè)計[D]. 華南理工大學(xué)碩士論文，2010.

[6] 薛超耀. 增益可調(diào)的免濾波D類音頻功放芯片的設(shè)計[D]. 西安電子科技大學(xué)碩士論文，2013.

[7] 賽爾吉歐.佛朗哥. 基于運算放大器和模擬集成電路的電路設(shè)計第三版[M]. 西安：西安交通大學(xué)出版社，2004.

Design of Class D Power Amplifier with Output Power Adjustment

ZHI Shengwu
（Wuxi Crystal Electronics Co. Ltd., Wuxi 214028, China）

Because the class D audio power amplifier has the advantages of high efficiency, has become the trend of the development of high-power audio amplifier, but with the constant improvement of the power, the reliability of the system is particularly important, often need to perfect protection and limiting circuit. The paper introduces a design for high power class D audio power amplifier output power regulating circuit, can be done by outside chip pins input voltage or programmatically dynamically adjust the output power of the power amplifier. Control method using the method of the biggest limit input signal respectively introduces the control principle and circuit realization of the circuit. Test results show that the circuit has reached the good adjustment effect has good linearity adjustment, improve the reliability of the high power amplifier circuit.

class D power amplifier; power regulation; amplitude limit

TN402

A

1681-1070（2015）07-0014-03

2015-01-21