基于CompactRIO/FPGA的超高速控制器快速原型設(shè)計與試驗驗證

張?zhí)旌?，殷彬彬?，張 鑫

（1.南京航空航天大學(xué) 江蘇省航空動力系統(tǒng)重點實驗室，南京210016；2.中航工業(yè)航空動力控制系統(tǒng)研究所，江蘇無錫214063）

0 引言

隨著航空發(fā)動機控制技術(shù)的發(fā)展，主動控制逐漸成為減小裕度、提高性能的重要控制技術(shù)之一[1]。實現(xiàn)主動控制的必要條件是采用高頻響的電動執(zhí)行機構(gòu)。這些執(zhí)行機構(gòu)的頻響（帶寬約數(shù)十Hz）比傳統(tǒng)的燃油或進口導(dǎo)流葉片（IGV）執(zhí)行機構(gòu)的要高1個數(shù)量級（帶寬約數(shù)百Hz），比如1種用于主動穩(wěn)定控制的執(zhí)行機構(gòu)帶寬高達500Hz[2-3]?；诟哳l響執(zhí)行機構(gòu)的主動控制要求控制器具有快速處理能力，迫切需要開發(fā)1種超高速控制器[4]。

基于處理器的傳統(tǒng)控制系統(tǒng)在程序控制下依次進行信號采集、算法計算、邏輯處理和控制輸出，該程序控制的串行操作過程必然會限制控制循環(huán)速率的提高。通常，基于處理器的控制系統(tǒng)循環(huán)速率抖動可達100μs，很難滿足主動控制中對高頻響執(zhí)行機構(gòu)的超高速控制需求。而FPGA是實現(xiàn)超高速控制的理想平臺，受益于FPGA的并行工作機制，算法計算和邏輯處理可以直接由硬件并行實現(xiàn)，避免了程序控制的順序操作過程。FPGA有著并行、高效、穩(wěn)定可靠等優(yōu)勢，擅長處理超高速邏輯運算和精確計時控制任務(wù)[5-6]。但是，傳統(tǒng)的FPGA開發(fā)需要采用專門的硬件編程語言（HDL），開發(fā)周期長且難度較大。

快速控制原型（RapidControlPrototype，RCP）是在1種先進的開發(fā)平臺下，快速構(gòu)建控制器的硬件，并開發(fā)控制代碼，實現(xiàn)對控制算法的測試。在設(shè)計初期發(fā)現(xiàn)潛在錯誤，逐步完成原型到目標(biāo)產(chǎn)品控制器的轉(zhuǎn)換，從而提高控制系統(tǒng)的開發(fā)效率、降低研究成本[7-8]。

本文基于RCP思想提出了1種基于Compact RIO/FPGA的超高速控制器快速原型設(shè)計方法，并開展了針對高頻響控制對象的硬件在環(huán)仿真試驗，驗證了超高速控制器快速原型的有效性。

1 快速原型控制器硬件平臺構(gòu)建

利用NICompactRIO9074實時控制器機箱，構(gòu)建了超高速快速原型控制器硬件平臺，如圖1所示。

圖1 超高速快速原型控制器硬件平臺

該平臺主要由實時控制器、可重配置的FPGA以及工業(yè)級I/O模塊組成。NI9074將實時處理器和FPGA集成于同一機箱，即在同一底板上集成了400 MHz的PowerPC處理器MPC5200B和200萬門電路的XILINXSpartan-3FPGA芯片。PowerPC處理器與FPGA之間通過PCI總線進行實時數(shù)據(jù)交換。實時控制器的軟件基于VxWorks實時操作系統(tǒng)，用于和上位機的實時通信、CompactRIO的組件管理以及復(fù)雜邏輯和浮點算法處理。FPGA則實現(xiàn)并行控制算法執(zhí)行和I/O接口信號控制。

NI9074提供了豐富的FPGA硬件資源，在40 MHz的時鐘源下可以實現(xiàn)最快達到25ns的控制循環(huán)速率，時鐘抖動僅為250ps。FPGA本質(zhì)上是并行工作機制，各功能模塊以并行的方式執(zhí)行，即不同的功能模塊不會競爭相同的資源。當(dāng)增加額外的處理功能時，不會影響原有功能的運行速度，把影響并行執(zhí)行和硬件可靠性的因素降到了最低，帶來高確定性和可靠性[9-10]。因此，通過CompactRIO/FPGA可以實現(xiàn)高的速率、精度和可靠的控制任務(wù)。

在I/O模塊配置方面，采用cRIO9205AI和cRIO9263AO模塊，分別用于電壓信號采集和輸出。NI9205具有32路單端或16路差分模擬輸入，16位分辨率和250kS/s的最高采樣率，每條通道具有±200mV、±1V、±5V和±10V的可編程輸入范圍。NI9263具有16路16位分辨率的模擬輸出，電壓量程為±10V。

2 快速原型控制器程序設(shè)計

基于CompactRIO的快速原型控制器軟件開發(fā)需要借助于LabVIEW 開發(fā)環(huán)境以及相應(yīng)的LabVIEW Real-Time（RT）和FPGA模塊。LabVIEW軟件提供圖形化編程環(huán)境，實現(xiàn)快速原型控制器的程序設(shè)計、編寫與部署。RT和FPGA模塊分別用于開發(fā)VxWorks實時操作系統(tǒng)下的實時程序和FPGA的硬件碼流。

LabVIEW一般用于開發(fā)運行于Windows等桌面操作系統(tǒng)上的應(yīng)用程序，而LabVIEW RT模塊則提供了在特定嵌入式硬件設(shè)備（如CompactRIO）上開發(fā)基于實時操作系統(tǒng)VxWorks的應(yīng)用軟件。LabVIEW FPGA模塊可實現(xiàn)在普通的PC機上對FPGA芯片的圖形化開發(fā)。LabVIEW的圖形化編程方式可以大大減少在VHDL學(xué)習(xí)上所花費的精力，從而可以專注于算法邏輯設(shè)計和測試驗證；同時LabVIEW是1種并行結(jié)構(gòu)的編程語言，非常適合于執(zhí)行FPGA的并行結(jié)構(gòu)設(shè)計同步或異步的并行任務(wù)[11]。

CompactRIO的程序開發(fā)主要分為RT實時端程序和FPGA 端控制程序2部分。快速原型控制器的RT端實時程序如圖2所示。該程序主要負責(zé)參數(shù)初始化、PID控制參數(shù)設(shè)置以及實時數(shù)據(jù)顯示。RT端的程序運行于VxWorks操作系統(tǒng)中，用于執(zhí)行對運行速度和實時性要求不高的任務(wù)。

快速原型控制器的FPGA端程序主要用于實現(xiàn)PID控制算法、設(shè)定控制步長以及管理I/O端口信號輸入輸出，以實現(xiàn)超高速的控制循環(huán)和I/O端口控制，如圖3所示。從圖中可見，在40MHz的時鐘源驅(qū)動下，通過設(shè)置PIDLoopRate（Ticks）參數(shù)可以更改控制步長。同時程序是并行運行的，例如在計算比例項的同時也進行著微分項以及積分項的運算。程序的并行化運行特點給控制器帶來了更快的運行效率。在LabView環(huán)境下將FPGA端程序編譯為FPGA碼流文件，并下載到CRIO的Flash中，CRIO上電時自動加載到FPGA芯片上。

圖2 快速原型控制器的RT端實時程序

圖3 快速原型控制器的FPGA端程序

3 控制器實物在回路控制試驗

3.1 建立高頻響被控對象模型

為了驗證所設(shè)計快速原型控制器的有效性，需要開展控制器實物在回路閉環(huán)控制試驗。參考主動控制執(zhí)行機構(gòu)的高頻響特性，采用模擬計算機建立1個2階系統(tǒng)模型作為控制對象。實際上，很多高階系統(tǒng)的特性在一定條件下都可以用2階系統(tǒng)來表征，例如航空發(fā)動機壓氣機主動穩(wěn)定性控制用的高頻響電動執(zhí)行機構(gòu)就可以看成是2階系統(tǒng)[12]。

2階系統(tǒng)的通用數(shù)學(xué)模型為

式中：ωn為無阻尼自然振蕩頻率；ζ 為相對阻尼系數(shù)[13]。

運用模擬計算機搭建的2階系統(tǒng)參數(shù)為：ωn=1191rad/s，ζ=0.11，折合頻率帶寬為fb=311Hz，其傳遞函數(shù)為

3.2 控制試驗

根據(jù)如圖1所示的結(jié)構(gòu)搭建快速原型控制器，控制對象的輸入/輸出分別與快速原型控制器的信號輸出和采集端口連接，從而構(gòu)成控制器實物在回路仿真試驗系統(tǒng)。

首先測試控制對象的特性，其開環(huán)階躍響應(yīng)測試曲線如圖4所示，該對象呈現(xiàn)1種典型的2階欠阻尼快速響應(yīng)特性。

設(shè)定控制步長為20μs，采用PID控制算法并設(shè)置適當(dāng)?shù)腜ID參數(shù)，得到閉環(huán)階躍響應(yīng)曲線，如圖5所示。從圖中可見，快速原型控制器能夠快速、穩(wěn)定地將輸出電壓調(diào)節(jié)到期望值。

圖4 控制對象的開環(huán)響應(yīng)測試曲線

圖5 20μs步長的PID控制階躍響應(yīng)曲線

合理的控制步長是保證控制效果的關(guān)鍵。如果控制步長太小，相鄰2個采樣點之間信號變化不大，控制量差異也不大，頻繁的控制計算導(dǎo)致效率低下；反之，較大的控制步長則不能及時獲取采樣值并產(chǎn)生及時的控制作用，導(dǎo)致調(diào)節(jié)速度變慢，甚至失控。

考慮到系統(tǒng)動態(tài)特性一般采用帶寬頻率fb表征[14]，可以選擇控制頻率fs=10fb，即

控制步長達到了1/3110s，即321μs。但這僅僅考慮了對系統(tǒng)的動態(tài)性能要求。在實際選擇中還需要根據(jù)系統(tǒng)的工作環(huán)境、各種可能干擾以及系統(tǒng)延時等因素對控制速率進行修正[15]。

本文分別選擇控制步長100、200、500μs進行實物在回路閉環(huán)控制試驗，得到的階躍響應(yīng)曲線如圖6所示。從圖中可見，隨著控制步長的增大，系統(tǒng)的響應(yīng)變慢，控制量和被控制量的波動變大，最終通過調(diào)節(jié)PID參數(shù)已經(jīng)不能實現(xiàn)對被控量的穩(wěn)定控制。結(jié)果表明，對于頻響較高的被控對象，需要更快的控制速率才能夠?qū)崿F(xiàn)對被控對象的穩(wěn)定可靠控制。因此，選擇

圖6 在不同控制步長下的階躍響應(yīng)

4 結(jié)束語

本文基于CompactRIO/FPGA設(shè)計了超高速控制器快速原型，用于航空發(fā)動機高頻響執(zhí)行機構(gòu)的主動控制試驗研究。以帶寬達311Hz的高頻響2階系統(tǒng)作為控制對象開展了實物在回路閉環(huán)控制試驗，驗證了所設(shè)計快速原型控制器的超高速控制能力。另外，分析了不同控制步長對控制效果的影響，得出采用超高速微小控制步長是非常必要的結(jié)論。

NICompactRIO為超高速控制器快速原型設(shè)計提供了1個高效、快捷的途徑，可以滿足航空發(fā)動機主動控制的高頻響控制需求。

[1]胡曉煜.航空發(fā)動機的主動控制技術(shù)[J].國際航空，2004（7）：52-53.HU Xiaoyu.Active control technology of aero-engine[J].International Aviation，2004（7）：52-53.(in Chinese)

[2]Leinhos D C，Scheidler SG，F(xiàn)ottner L.Experiments in active stall control of a twin-spool turbofan engine[C]//Proceedings of ASME Turbo Expo，Amsterdam：International Gas Turbine Institute，2002.

[3]Link C J，Sanjay G.Propulsion control technology development in the united states：a historical perspective[R].NASA/TM-2005-213978].

[4]Jean J，Amit K.Electric actuation for flight&engine control system:evolution， current trends& future challenges [C]//45th AIAA Aerospace Sciences Meeting and Exhibit Reno,Nevada:American Institute of Aeronautics and Astronautics，2007.

[5]Alberto L，Luigi P.FPGA-based implementation of an active vibration controller[C]//Proceedings of the 17th World Congress，Korea：The International Federation of Automatic Control，2008.

[6]MacCleery Brian，Zaher M K.New mechatronics development techniques for FPGA-based control and simulation of electromechanical systems[C]//Proceedings 17th World Congress，Seoul:Federation Automatic Control，2008.

[7]張?zhí)旌?，王繼業(yè).微型渦輪發(fā)動機快速原型控制系統(tǒng)[J].航空動力學(xué)報，2007，22（2）：274-279.ZHANG Tianhong，WANG Jiye.A rapid prototype control system for micro turbine engine[J].Journal of Aerospace Power，2007，22（2）：274-279.(in Chinese)

[8]丁榮軍.快速控制原型技術(shù)的發(fā)展現(xiàn)狀[J].機車電傳動，2009（4）：1-3.DING Rongjun.The development status of fast control prototype[J].Electric Drive for Locomotives，2009（4）：1-3.(in Chinese)

[9]Dase C，F(xiàn)alcon J S，MacCleery B.Motorcycle control prototyping using an FPGA-based embedded control system[J].IEEE Control System，2006，26（5）：17-21.

[10]黃曉東.基于FPGA的永磁電機控制系統(tǒng)的研究[D].杭州：浙江大學(xué)，2010.HUANG Xiaodong.Research of permanent magnet motor control system based on FPGA [D].Hangzhou：Zhejiang University，2010.(in Chinese)

[11]倪瑞萍，黃昶，周晨辰.FPGA技術(shù)在CompactRIO中的應(yīng)用[J].微計算機信息，2010，17（6）：127-129.NI Ruipin，HUANG Chang，ZHOU Chenchen.FPGA used in compact RIO[J].Microcomputer Information，2010，17（6）：127-129.(in Chinese)

[12]王建鋒，張?zhí)旌?基于Matlab/xPC的直流電機參數(shù)辨識及雙閉環(huán)控制研究[J].測控技術(shù)，2011，30（12）：32-36.WANG Jianfeng，ZHANG Tianhong.Research on parameter identification and double closed-loop control of DC motor based on Matlab/xPC[J].Measurement&Control Technology，2011，30（12）：32-36.(in Chinese)

[13]胡壽松.自動控制原理[M].北京：科學(xué)教育出版社，2007：76-79.HU Shousong.Principle of automatic control[M].Beijing：Education Science Press，2007：76-79.(in Chinese)

[14]訚勝利，高慧斌，賈宏光.飛行器制導(dǎo)控制半實物系統(tǒng)采樣步長的優(yōu)化設(shè)計[J].光學(xué)精密工程，2010，18（5）：1144-1150.YIN Shengli，GAO Huibin，JIA Hongguang.Optimal design of sampling steps in hardware-in-loop simulation for aircraft guidance and control [J].Optics and Precision Engineering，2010，18（5）：1144-1150.(in Chinese)

[15]呂小云，崔作龍，王軍，等.論數(shù)字控制系統(tǒng)中采樣頻率的選定[J].甘肅科學(xué)學(xué)報，2001，13（3）：83-87.LYU Xiaoyun，CUI Zuolong，WANG Jun，et al.The choice of sampling frequency in digital control system [J].Journal of Gansu Sciences，2001，13（3）：83-87.(in Chinese)