一種超寬帶雷達信號模擬器的設計

占　超，蔡新舉，劉雙青（.海軍航空工程學院電子信息工程系，山東煙臺26400；2. 9255部隊，遼寧葫蘆島2500；. 94部隊，遼寧東港800）

?

一種超寬帶雷達信號模擬器的設計

占超1，2，蔡新舉1，劉雙青3
（1.海軍航空工程學院電子信息工程系，山東煙臺264001；2. 92515部隊，遼寧葫蘆島125001；3. 91341部隊，遼寧東港118300）

摘要：為滿足雷達裝備不斷增長的保障需求，研制了一套便攜式雷達裝備檢測系統(tǒng)，該檢測系統(tǒng)的核心組成部分是超寬帶雷達信號模擬器。模擬器采用低頻段基帶信號與高頻段本振信號2次混頻來模擬產(chǎn)生0.05~16 GHz范圍內(nèi)多種體制的雷達信號，最后完成了電路實現(xiàn)，經(jīng)過信號測試各項指標均達到設計要求。

關鍵詞：信號模擬器；直接數(shù)字頻率合成；現(xiàn)場可編程門陣列

傳統(tǒng)的維護保障體制已不能滿足目前雷達裝備的作戰(zhàn)保障需求，為了解決裝備維護與出勤率之間的矛盾，開發(fā)研制了一套便攜式雷達裝備檢測設備，而雷達信號模擬器是整套檢測系統(tǒng)的關鍵設備。該雷達信號模擬器可在0.5~16 GHz范圍內(nèi)模擬出多種主要雷達波形，具有較高的應用價值。

1　雷達信號波形分析

通常，雷達發(fā)射信號除了初始相位的參數(shù)不能確定外，其余參量均已知，雷達發(fā)射信號可表示為[1-2]：式（1）中：A()為雷達發(fā)射信號的波形調(diào)制信號或稱包絡信號；f0為載頻；?(t)為相位調(diào)制信號；?0為初始相位。

當?(t)≠0時，采用調(diào)頻或調(diào)相體制，該項也可認為等于0。當?(t)=0時，對非相參雷達而言，?0是隨機的；對相參雷達而言，?0與基準信號相位保持嚴格的對應關系。

2　雷達信號模擬器系統(tǒng)設計

2.1設計指標

頻率范圍0.5~16 GHz；頻率步進1MHz；雜散抑制≤-40 dBc；相位噪聲≤-75 dBc/Hz@10kHz；諧波抑制≤-40 dBc；模擬信號的形式：普通脈沖雷達信號、連續(xù)波雷達信號、脈沖串雷達信號、頻率捷變雷達信號、線性調(diào)頻雷達信號等。

2.2方案的設計

1）系統(tǒng)總體框圖。系統(tǒng)總體設計框圖見圖1。

圖1　雷達信號模擬器總體設計方案Fig.1 Overall design scheme of radar signal simulator

雷達信號模擬器要求有0.5~16 GHz帶寬、1 MHz頻率分辨率和較低的相位噪聲。綜合多方面因素考慮，采用低頻段的基帶信號與高頻段的本振信號進行多次混頻來產(chǎn)生大帶寬的雷達信號[5-6]。該系統(tǒng)可對相參與非相參雷達的工作狀態(tài)進行檢測。對相參雷達進行檢測時，50 MHz的基準信號源從雷達內(nèi)部引入，保證產(chǎn)生的雷達信號具有嚴格的相參性；同理，對非相參雷達信號進行檢測時，基準信號源由50 MHz恒溫晶振提供。

2）射頻與微波信號產(chǎn)生單元。射頻與微波信號產(chǎn)生單元主要包括基帶信號單元、一級本振單元、二級寬帶本振信號單元、混頻器等。射頻與微波信號產(chǎn)生單元可根據(jù)系統(tǒng)要求在0.5~16 GHz范圍內(nèi)產(chǎn)生所需頻段的雷達信號；當需要輸出高頻段雷達信號時，基帶信號單元產(chǎn)生800~900 MHz的基帶信號，通過與一級、二級本振分別進行混頻得到頻段為1~4 GHz和4~16 GHz的2路雷達信號；當需要輸出低頻段雷達信號時，基帶信號單元直接輸出頻段為0.5~1.0 GHz的一路雷達信號。其中，一級本振單元由DDS激勵PLL電路構(gòu)成，輸出頻率范圍為1.1~3.1 GHz；二級寬帶本振采用了National Instruments的Model FSL-0020信號源，輸出頻率范圍為0.65~20 GHz。系統(tǒng)采用了2級本振信號源：一是可以通過混頻產(chǎn)生不同頻段的雷達信號；二是便于帶通濾波器的設計，更好地濾除信號中的雜波，凈化輸出信號的頻譜。

通過3個不同SPST的開閉，F(xiàn)PGA輸出的脈沖調(diào)制信號可對頻段0.5~1.0 GHz、1~4 GHz、4~16 GHz的三路信號進行脈沖調(diào)制，從而得到所需的脈沖調(diào)制雷達信號。射頻與微波信號產(chǎn)生單元組成框圖如圖2所示。

圖2　射頻與微波信號單元組成框圖Fig.2 Block diagram of radio frequencand microwave signal unit

3）一級本振單元。一級本振采用DDS激勵PLL技術(shù)方案來產(chǎn)生頻段為1.1~3.1 GHz的雷達信號。工作時，AD9910在FPGA的控制下產(chǎn)生85~100 MHz的雷達信號[7]，通過PLL進行倍頻和濾波，最終得到頻段為1.1~3.1 GHz的雷達信號。該信號與800~900 MHz基帶信號在混頻器中混頻后可得到2~4 GHz的雷達信號。然后，通過與二級寬帶本振單元進行混頻輸出頻率范圍為0.5~16 GHz的雷達信號。

當系統(tǒng)需要雷達信號的頻率進行步進時，如果頻率的步進長度很大，可以由一級本振單元來實現(xiàn)；頻率的步進長度很小，可以由基帶信號模塊來實現(xiàn)。一級本振單元組成框圖如圖3所示。

圖3　一級本振單元組成框圖Fig.3 Block diagram of first vibration signal unit

一級本振單元電路設計中，PLL選擇Hittite公司的HMC440QS16G芯片，最大輸出頻率為2.8 GHz[8]。由于PLL環(huán)路中VCO的輸出頻率為1.1~3.1 GHz，超出了PLL的最大工作頻率范圍，因而可以在分頗器前加入一個前置固定二分頻器。這樣，就將分頻器的最高工作頻率從3.1GHz降低到1.65 GHz，滿足了PLL的工作條件[9]。

3　雷達信號波形的生成

1）普通連續(xù)波雷達信號的產(chǎn)生。普通連續(xù)波雷達信號的產(chǎn)生是由基帶信號產(chǎn)生單元生成的，系統(tǒng)工作時，50 MHz的恒溫晶振作為基帶信號產(chǎn)生單元的參考時鐘，為電路提供高精度、高穩(wěn)定度的時鐘頻率。通過FPGA控制基帶信號產(chǎn)生單元中的AD9910芯片可以輸出低雜散、低相位噪聲、高頻率分辨率普通連續(xù)波雷達信號[10]。

2）頻率捷變雷達信號的產(chǎn)生。頻率捷變雷達信號是由基帶信號產(chǎn)生單元和2級本振單元共同產(chǎn)生的，根據(jù)系統(tǒng)對頻率捷變信號的要求可以調(diào)節(jié)輸出信號的跳頻點數(shù)、輸出頻率等參數(shù)。設計時，采用了并口控制模式，以同步脈沖為基準，來改變DDS的32位頻率控制字（FTW）來產(chǎn)生脈間捷變信號。頻率控制字由FPGA按M序列算法產(chǎn)生偽隨機序列，產(chǎn)生2個AD9910的控制字，按基帶優(yōu)先模式對控制字進行分割。

3）普通脈沖和脈沖串雷達信號的產(chǎn)生。普通脈沖和脈沖串雷達信號是通過FPGA產(chǎn)生的脈沖調(diào)制信號對普通連續(xù)波雷達信號調(diào)制產(chǎn)生的。工作時，通過控制設置在普通連續(xù)波雷達信號輸出通道上的SPST開關來達到對普通連續(xù)波雷達信號進行脈沖調(diào)制的目的。當SPST一直處于導通狀態(tài)時，雷達信號模擬器輸出普通連續(xù)波雷達信號；當SPST的控制信號是一個脈沖序列時，就會產(chǎn)生需要的脈沖寬度、脈沖重復頻率均可變的脈沖雷達信號。

4）線性調(diào)頻雷達信號的產(chǎn)生。線性調(diào)頻信號由基帶模塊產(chǎn)生[11]，為減小信號的失真，在基帶模塊中將AD9910產(chǎn)生的線性調(diào)頻信號的調(diào)頻帶寬一般控制在25~50 MHz范圍內(nèi)；再經(jīng)過4倍頻后得到調(diào)頻帶寬為100~200 MHz的線性調(diào)頻信號；最后，通過多級混頻，將線性調(diào)頻信號的頻率抬高到需要的頻率上。

4　軟件設計

系統(tǒng)的用戶程序采用NI公司出品的LabWindows/CVI開發(fā)設計，CVI作為一種在自動測試與控制領域比較流行的軟件平臺，既能由開發(fā)人員使用C語言進行編程，又有豐富的界面設計、圖形圖像處理、儀器驅(qū)動方面的資源，本設備開發(fā)設計的程序運行界面如圖4所示。當用戶根據(jù)測試需要改變信號參數(shù)時，程序根據(jù)用戶設定值，經(jīng)過計算后變成控制碼，通過寫入外部端口的方式首先送到FPGA；再經(jīng)FPGA進行邏輯轉(zhuǎn)換后生成各單元（如DDS、PLL、數(shù)控衰減器等）所需的控制參數(shù)并對其進行控制以得到所需的雷達信號。

圖4　程序運行界面Fig.4 Running interface of program

5　測試結(jié)果

1）連續(xù)波信號頻譜的測量。對雷達信號模擬器輸出的連續(xù)波信號進行了測量，頻譜儀的掃頻帶寬設置為100 kHz，掃頻時間設置為250 ms，測量結(jié)果如圖所示。

結(jié)果顯示，該雷達信號模擬器可在0.5~16 GHz范圍內(nèi)生成穩(wěn)定的連續(xù)波雷達信號。

圖5　連續(xù)波信號頻譜的測量Fig.5 Spectrum measurement of continuous wave signal

2）相位噪聲的測量。對雷達信號模擬器輸出信號的相位噪聲進行了測量，頻譜儀的掃頻帶寬設置為100 kHz，測量結(jié)果如圖6所示。

通過對雷達信號模擬器產(chǎn)生的連續(xù)波信號相位噪聲進行測量，結(jié)果顯示0.5~16 GHz的范圍內(nèi)信號的相位噪聲≤-82.85dBc，完全滿足系統(tǒng)的指標要求。

圖6　相位噪聲測試結(jié)果Fig.6 Measurement result of phase noise

6　結(jié)論

本文設計了頻寬范圍在0.5~16 GHz的雷達信號模擬器，該雷達信號模擬器輸出的信號具有相位噪聲低、雜散少、頻率轉(zhuǎn)換時間短、頻帶寬、性能穩(wěn)定等優(yōu)點，而且利用FPGA對電路的控制能很好地模擬出以相參雷達為代表的多種形式雷達信號，具有傳統(tǒng)雷達模擬器無法比擬的優(yōu)點。依照設計方案進行了電路實現(xiàn)，并完成了電路調(diào)試。測試表明該雷達信號模擬器完全滿足系統(tǒng)設計的各項指標要求。

參考文獻：

[1]劉國歲.隨機信號雷達[M].北京：國防工業(yè)出版社，2005：92-195. LIU GUOSUI. Random signal radar[M]. Beijing：National Defense IndustrPress，2005：92-195.（in Chinese）

[2]陳伯孝.現(xiàn)代雷達系統(tǒng)分析與設計[M].西安：西安電子科技大學出版社，2012：116-122. CHEN BOIAO. Analsis and design of modern radar sstem[M].i’an：idian UniversitPress，2012：116-122.（in Chinese）

[3]張明友，汪學剛.雷達系統(tǒng)[M].北京：電子工業(yè)出版社，2011：266-269. ZHANG MINGOU，WANGUEGANG. Radar sstem [M]. Beijing：Publishing House of Electronics Industr，2011：266-269.（in Chinese）

[5]解冰一. S波段DDS激勵PLL寬帶頻率合成器的研究[D].合肥：合肥工業(yè)大學，2012.IE BINGI. Research on DDS incentive PLL wideband frequencsnthesizer in the S band[D]. Hefei：Hefei Universitof Technolog，2012.（in Chinese）

[6]王賢鏵.基于DDS的雷達信號模擬器設計[D].西安：西安電子科技大學，2011. WANGIANHUA. The design of radar signal simulator based on DDS[D].i’an：i’an Electronic and Science Universit，2011.（in Chinese）

[7]Analog Devices Inc. AD9910 datasheet[K]. Chelmsford：Hittite Microwave Corporation Inc.，2011.

[8]Hittite Microwave Corporation Inc. HMC440QS16G datasheet[K]. Chelmsford：Hittite Microwave Corporation Inc.，2009.

[9]張建斌.鎖相與頻率合成[M].北京：科學出版社，2011：21-22. ZHANG JIANBIN. PLL and frequencsnthesis[M]. Beijing：Science Press，2011：21-22.（in Chinese）

[10]楊杰，楊光，蔣國瓊.基于DDS激勵PLL寬帶低雜散頻率合成器[J].太赫茲科學與電子信息學報，2013，11 （5）：757-761.ANG JIE，ANG GUANG，JIANG GUOQIONG. Broadband low spurious frequencsnthesizer based on DDS ecited PLL[J]. Journal of Terahertz Science and Electronic Information，2013，11（5）：757-761.（in Chinese）

[11]LIM K，PARK C H，KIM D S，et al. A low-noise phaselocked loop design bloop bandwidth optimization[J]. IEEE Journal of Solid-State Circuits，2000，35（6）：802-810.

Design of An Ultra Wideband Radar Signal Simulator

ZHAN Chao1, 2, CAIin-ju1, LIU Shuang-qing3
（1. Department of Electronic and Information Engineering, NAAU,antai Shandong 264001, China; 2. The 92515thUnit of PLA, Huludao Liaoning 125001, China; 3. The 91341stUnit of PLA, Donggang Liaoning 118300, China）

Abstrraacctt:: In order to meet the needs of a certain tpe of radar equipment increased securitrequirements, a set of portable radar equipment detection sstem was developed, the ultra wideband radar signal simulator was the core of the detection sstem. The baseband signal of low frequencwas mied with the vibration signal of high frequencband twice to generate mankinds of radar signal simulation sstem in the range of 0.05~16GHz in the simulator. Finall, the circuit implementa?tion was completed. After signal test, the indicators of radar signal simulator reached the design requirements.

作者簡介：占超（1980-），男，碩士。

基金項目：部委基礎研究基金資助項目

收稿日期：2014-11-24；

DOI:10.7682/j.issn.1673-1522.2015.02.004

文章編號：1673-1522（2015）02-0116-04

文獻標志碼：A

中圖分類號：TN955

修回日期：2015-01-04