A Bandgap Reference with High Temperature Performance*

HE Wei，F(xiàn)ENG Quanyuan

(Institute of Microelectronics，Southwest Jiaotong University，Chengdu 610031，China)

A Bandgap Reference with High Temperature Performance*

HE Wei，F(xiàn)ENG Quanyuan*

(Institute of Microelectronics，Southwest Jiaotong University，Chengdu 610031，China)

A bandgap voltage reference with low temperature-drift was proposed based on OKI 0．5 μm BiCMOS process．The voltage-mode output stage of traditional reference was improved and a mixed-mode output stage which comprised both voltage and current modes was introduced．Thus the flexibility of temperature compensation was improved．Meanwhile a high-precision curvature correction circuit based on piecewise linear compensation technology was designed to trim the high-order temperature components of the reference voltage．Simulation using HSPICE software showed that，the output reference voltage was 1．2156 V under the 5 V power supply and its temperature coefficient was 0．43×10－6/℃at the range of－40℃～125℃．The power supply rejection ratio(PSRR)was lower than－83 dB at low frequency．Line regulation in the supply range of 3．8 V～10 V was 9．2 μV/V．

bandgap reference;mixed-mode;curvature correction;low temperature-drift

在電源管理芯片中，誤差放大器、振蕩器、電流檢測(cè)電路等模塊的參考電壓均由帶隙基準(zhǔn)源提供，基準(zhǔn)源的精度直接關(guān)系到芯片的性能［1］。電子產(chǎn)品正向著高速、高精度、高可靠性的方向發(fā)展，作為電子系統(tǒng)的核心組成部分，電源的設(shè)計(jì)顯得尤為關(guān)鍵。這同時(shí)也對(duì)基準(zhǔn)源的精度提出了更高的要求［2］。本文提出了一種采用混合模式輸出級(jí)的帶隙基準(zhǔn)源，并設(shè)計(jì)了一種高精度的曲率校正電路，以提高基準(zhǔn)源溫度補(bǔ)償?shù)撵`活性和輸出電壓的精度。

圖1　典型的電壓模式輸出級(jí)的基準(zhǔn)電路

1　帶隙基準(zhǔn)源及曲率校正基本原理

1．1帶隙基準(zhǔn)源原理

圖1所示為典型的電壓模式輸出級(jí)的帶隙基準(zhǔn)源的電路原理圖。運(yùn)算放大器A1以VX和VY為輸入，驅(qū)動(dòng)電阻R1和R2的上端，由運(yùn)放的“虛短”原理可知X點(diǎn)和Y點(diǎn)被箝制在相同的電位。故晶體管Q1和Q2的集電極電流相等。Q1、Q2的基極－發(fā)射極電壓的差值為:

式中，VT=kT/q，k為玻爾茲曼常數(shù)，q為電子電荷量，IC為晶體管集電極電流，IS為飽和電流。

Q2、Q1的發(fā)射結(jié)面積之比為N:1，故IS2/IS1= N，可得到:

電阻R3上的壓降即為ΔVBE，由此可得基準(zhǔn)源的輸出電壓為:

式中，VBE2為負(fù)溫度系數(shù)(CTAT)，VT為正溫度系數(shù)(PTAT)，選擇合適的電阻比例就可以使正負(fù)溫度系數(shù)相抵消，得到無(wú)溫度系數(shù)的基準(zhǔn)電壓。

圖1所示電路采用的是基準(zhǔn)源電路中最常見(jiàn)的電壓模式輸出級(jí)，其簡(jiǎn)化結(jié)構(gòu)如圖2(a)所示。

圖2　輸出級(jí)結(jié)構(gòu)

電壓模式的實(shí)現(xiàn)方法具有電路結(jié)構(gòu)簡(jiǎn)單的優(yōu)點(diǎn)。但是一般不能有效地對(duì)基準(zhǔn)電壓進(jìn)行mV級(jí)甚至是μV級(jí)的高階溫度系數(shù)補(bǔ)償，不能適應(yīng)高精度的應(yīng)用需求。針對(duì)這種情況，本文對(duì)傳統(tǒng)基準(zhǔn)源進(jìn)行了改進(jìn)，通過(guò)對(duì)電流模式和電壓模式進(jìn)行適當(dāng)?shù)慕M合，形成了如圖2(b)所示的混合模式輸出級(jí)。改進(jìn)后基準(zhǔn)源的溫度補(bǔ)償具有更強(qiáng)的靈活性和更高的精度。采用混合模式輸出級(jí)的基準(zhǔn)電壓可表示為:

式中，IPTAT和INL分別表示PTAT特性的和非線性溫度特性的電流。

2．2曲率校正原理

由式(3)可知，典型的帶隙基準(zhǔn)源僅對(duì)VBE的一階分量進(jìn)行了補(bǔ)償。但晶體管的基極－發(fā)射極電壓VBE與溫度并不是線性相關(guān)，根據(jù)參考文獻(xiàn)［3］可知:

式中，VBG0是溫度為0 K時(shí)的帶隙電壓，T是絕對(duì)溫度，T0是參考溫度，VBE0是在溫度為T0時(shí)的發(fā)射結(jié)電壓，η是與工藝有關(guān)且與溫度無(wú)關(guān)的常數(shù)，α是與集電極電流IC的溫度特性相關(guān)的常數(shù)，VT是熱電壓。將式(5)按泰勒級(jí)數(shù)展開(kāi):

式中，a0～an為常數(shù)?？梢?jiàn)，VBE對(duì)于溫度泰勒級(jí)數(shù)展開(kāi)的一階分量已經(jīng)抵消，但高階分量并沒(méi)有消除。要進(jìn)一步降低基準(zhǔn)的溫度系數(shù)就要對(duì)VBE中的非線性項(xiàng)進(jìn)行補(bǔ)償，這就需要引入曲率校正電路。

實(shí)現(xiàn)這種補(bǔ)償?shù)姆椒ㄖ皇窃谝浑A補(bǔ)償?shù)幕A(chǔ)上，增加分段線性(PWL)的PTAT和CTAT分量。

圖3示出了典型的采用分段線性補(bǔ)償技術(shù)進(jìn)行曲率校正的帶隙基準(zhǔn)源的溫度特性。在低溫段，與溫度成反比的補(bǔ)償分量(VCTAT)逐漸減小;在高溫段，與溫度成正比的補(bǔ)償分量(VPTAT)逐漸增大，抵消VBE不斷增大的負(fù)溫度特性。

圖3　帶隙基準(zhǔn)源的分段線性校正

2　基于分段線性補(bǔ)償?shù)幕旌夏Ｊ綆痘鶞?zhǔn)源

本文提出的基準(zhǔn)源采用混合模式輸出級(jí)，以便于利用分段線性補(bǔ)償技術(shù)對(duì)基準(zhǔn)源進(jìn)行精確的曲率校正，預(yù)穩(wěn)壓的引入使基準(zhǔn)源的溫度特性和電源抑制能力進(jìn)一步優(yōu)化。整個(gè)電路主要分為3部分:預(yù)穩(wěn)壓電路、曲率校正電流產(chǎn)生電路、帶隙基準(zhǔn)核心電路。

2．1預(yù)穩(wěn)壓電路

預(yù)穩(wěn)壓電路主要用于為其他模塊提供具有一定溫度穩(wěn)定性和電源抑制能力的供電電壓［4］，同時(shí)為曲率校正電流產(chǎn)生電路提供PTAT電流。

預(yù)穩(wěn)壓電路如圖4左半部分所示，圖中M1、M4、M6構(gòu)成啟動(dòng)電路，使系統(tǒng)擺脫零電流點(diǎn)，進(jìn)入正常工作狀態(tài)。電容C1為頻率補(bǔ)償電容，保證環(huán)路的穩(wěn)定性，預(yù)穩(wěn)壓后電源經(jīng)PMOS管M5輸出。結(jié)合式(1)～式(2)可以得到流經(jīng)R1的PTAT電流為:

圖4　預(yù)穩(wěn)壓電路及曲率校正電流產(chǎn)生電路

因此預(yù)穩(wěn)壓電路的輸出電壓VPRE可表示為:

式中，N為晶體管Q2與Q1的發(fā)射結(jié)面積比。從上式可以看出，預(yù)穩(wěn)壓的輸出電壓經(jīng)過(guò)了一階溫度補(bǔ)償，因此帶隙基準(zhǔn)核心電路的供電具有較小的溫度系數(shù)。加入預(yù)穩(wěn)壓電路后基準(zhǔn)源的電源抑制比(PSRR)可表示為［5］:

式中，PSRRPRE是預(yù)穩(wěn)壓電路的電源抑制比，PSRRREF是帶隙基準(zhǔn)核心電路的電源抑制比。由此可見(jiàn)，經(jīng)預(yù)穩(wěn)壓后，基準(zhǔn)源的供電具有更低的溫度系數(shù)和更高的電源抑制能力，使得基準(zhǔn)源的輸出更加穩(wěn)定。

2．2曲率校正電流產(chǎn)生電路

曲率校正電流產(chǎn)生電路如圖4右半部分所示，該部分電路由5路分段線性電流產(chǎn)生電路構(gòu)成。分段線性電流產(chǎn)生電路分為低溫段和高溫段兩種，如圖5所示，其產(chǎn)生的分段線性補(bǔ)償電流分別為IPWL1和IPWL2兩種。

圖5　分段線性補(bǔ)償電流示意圖

本文采用正、負(fù)溫度系數(shù)電流相減的方法獲得分段線性電流，產(chǎn)生的電流IPWL可表示為:

式中，k1～k4為電流鏡的比例。

圖4中，M7、M13～M15、M20～M21、M24～M25、M28～M29提供正溫度系數(shù)的電流，Q5～Q6和R4構(gòu)成第1個(gè)負(fù)溫度系數(shù)電流源，產(chǎn)生的電流為:

式中，IS5為飽和電流。將式(11)對(duì)溫度求導(dǎo)，可以得到電流ICTAT1的溫度系數(shù)為:

忽略電阻的溫度系數(shù)，在室溫附近，VBE/T的值約為－1．5 mV/K，因此，ICTAT1/T＜0。

將式(11)代入式(10)得:

令式(13)等于零，又VT=kT/q，可得:

由上式可知，通過(guò)調(diào)整CTAT電流源中電阻R4的阻值以及電流鏡比例等參數(shù)可以實(shí)現(xiàn)對(duì)分段線性電流過(guò)零點(diǎn)TL和TH的調(diào)節(jié)。Q7～Q14和R5～R8構(gòu)成其余4個(gè)負(fù)溫度系數(shù)電流源，其原理與上述電路一致。

在低溫段，Q9、Q10和R6構(gòu)成的CTAT電流源產(chǎn)生的電流ICTAT3大于M21提供的正溫度系數(shù)電流ID21，根據(jù)KCL可知M22上有電流流過(guò)，M23上鏡像得負(fù)溫度系數(shù)的補(bǔ)償電流ICOMP3。隨著溫度的升高，ICTAT3逐漸減小，ID21逐漸增大，ID22隨之減小，M22與M23開(kāi)始進(jìn)入線性區(qū)并最終截止，補(bǔ)償電流ICOMP3降至0。由Q11～Q14、M24～M31和R7～R8構(gòu)成的另外兩路低溫段補(bǔ)償電流產(chǎn)生電路的原理與上述一致。

在高溫段，Q5、Q6和R4構(gòu)成的CTAT電流源產(chǎn)生的電流ICTAT1經(jīng)M8、M9按比例鏡像后得到負(fù)溫度系數(shù)的電流ID9。剛開(kāi)始時(shí)，ICTAT1較大，假設(shè)M9工作在飽和區(qū)，則此時(shí)ID9大于M13提供的正溫度系數(shù)電流ID13，這違背了KCL，所以此時(shí)M9必然工作在線性區(qū)，M10、M11因柵－源電壓VGS過(guò)小而關(guān)斷，補(bǔ)償電流為0。隨著溫度的升高，ID13逐漸增大，ICTAT1逐漸減小，ID9隨之減小，ID13開(kāi)始大于ID9，隨著電流的增大M10、M11由截止區(qū)進(jìn)入線性區(qū)并最終達(dá)到飽和，M11鏡像得正溫度系數(shù)的補(bǔ)償電流ICOMP1。由Q7～Q8、M15～M19和R5構(gòu)成的另一路高溫段補(bǔ)償電流產(chǎn)生電路的原理與上述一致。

該部分電路產(chǎn)生的5路曲率校正電流匯聚成補(bǔ)償電流ICOMP，分別在高、低溫段注入帶隙基準(zhǔn)核心電路中的電阻R13，實(shí)現(xiàn)分段線性補(bǔ)償。

2．3帶隙基準(zhǔn)核心電路

帶隙基準(zhǔn)核心電路采用文獻(xiàn)［6］提出的基本架構(gòu)，電路如圖6所示。由于預(yù)穩(wěn)壓電路的輸出VPRE和Q15、M32的箝位作用，基準(zhǔn)核心部分的供電下降到低壓器件的耐壓范圍內(nèi)，且供電電壓的溫度系數(shù)和電源波動(dòng)更小［7］。R10～R13和Q20～Q21構(gòu)成了帶隙基準(zhǔn)電路的核心部分，Q22～Q23和M33～M34構(gòu)成的差分運(yùn)放將圖6中A、B兩點(diǎn)箝制在相同的電位。R13的引入使基準(zhǔn)源由傳統(tǒng)的電壓模式輸出級(jí)轉(zhuǎn)變?yōu)榛旌夏Ｊ捷敵黾?jí)，基準(zhǔn)輸出電壓的曲率校正也由此實(shí)現(xiàn)。

Q21和Q20的發(fā)射結(jié)面積之比為N，由式(1)～式(4)可得基準(zhǔn)源的輸出電壓為:

圖6　帶隙基準(zhǔn)核心電路

3　仿真結(jié)果與分析

采用HSPICE軟件在OKI 0．5 μm BiCMOS工藝下對(duì)提出的電路進(jìn)行仿真。圖7所示為25℃，TT工藝角下，供電電壓VDD在3．8 V～10 V變化時(shí)，基準(zhǔn)電壓線性調(diào)整率仿真結(jié)果。

圖7　基準(zhǔn)源的線性調(diào)整率

仿真表明，當(dāng)供電電壓在3．8 V～10 V變化時(shí)，VREF的變化量約為57 μV，線性調(diào)整率約為9．2 μV/V。

圖8是VDD為5 V，在SS、TT、FF三種工藝角下，基準(zhǔn)源的電源抑制比(PSRR)仿真結(jié)果，低頻時(shí)電路的PSRR低于－83 dB，具有較高的電源波動(dòng)抑制能力。

圖8　基準(zhǔn)源的電源抑制能力

圖9所示是VDD為5 V時(shí)，在－40℃～125℃溫度范圍內(nèi)，曲率校正電流ICOMP隨溫度變化的仿真曲線。

圖9　曲率校正電流的溫度特性

圖10和圖11分別是曲率校正前和曲率校正后基準(zhǔn)源的溫度特性仿真結(jié)果。

仿真表明，VDD為5 V時(shí)，在－40℃～125℃溫度范圍內(nèi)，曲率校正前，基準(zhǔn)源輸出電壓的溫漂為3.123mV，溫度系數(shù)約為15．58×10－6/℃;曲率校正后，基準(zhǔn)源輸出電壓的溫漂為86 μV，溫度系數(shù)約為0．43×10－6/℃。曲率校正的引入使基準(zhǔn)源的溫度系數(shù)大幅下降。

圖10　曲率校正前基準(zhǔn)源的溫度特性

圖11　曲率校正后基準(zhǔn)源的溫度特性

表1　帶隙基準(zhǔn)源性能比較

表1為設(shè)計(jì)的基準(zhǔn)源與文獻(xiàn)［1，9］的性能比較結(jié)果，基準(zhǔn)源的溫度特性和電源抑制能力明顯優(yōu)于文獻(xiàn)［1，9］。

4　結(jié)束語(yǔ)

為了適應(yīng)電源管理芯片精度不斷提高的發(fā)展趨勢(shì)，設(shè)計(jì)了一種混合模式輸出級(jí)的帶隙基準(zhǔn)源，并采用了預(yù)穩(wěn)壓技術(shù)和基于分段線性補(bǔ)償?shù)那市Ｕ夹g(shù)，使得基準(zhǔn)的電源抑制能力和溫度性能有了大幅改善。仿真結(jié)果表明，在－40℃～125℃溫度范圍內(nèi)，基準(zhǔn)電壓的溫度系數(shù)僅為0．43×10－6/℃，低頻時(shí)電路電源抑制比低于－83 dB。電源電壓在3．8 V～10 V變化時(shí)，基準(zhǔn)源的線性調(diào)整率為9．2 μV/V。設(shè)計(jì)的曲率校正電路實(shí)現(xiàn)方式簡(jiǎn)單、調(diào)節(jié)方便，可移植性強(qiáng)。

［1］王宇星，朱波．一種用于PWM控制Buck型DC-DC變換器的帶隙基準(zhǔn)源［J］．電子器件，2013，36(2):252－255．

［2］唐宇，馮全源．一種低溫漂低功耗帶隙基準(zhǔn)的設(shè)計(jì)［J］．電子元件與材料，2014，33(2):30－33．

［3］徐偉，馮全源．一種帶曲率補(bǔ)償?shù)幕鶞?zhǔn)及過(guò)溫保護(hù)電路［J］．電子技術(shù)應(yīng)用，2008(8):69－74．

［4］林杰．高精度、低噪聲LDO線性調(diào)整器的設(shè)計(jì)［D］．電子科技大學(xué)，2009．

［5］RinconMora G A．Voltage References—From Diodes to Precision High-Order Bandgap Circuits［M］．IEEE Press，2002:45－118．

［6］單英艷．高亮LED驅(qū)動(dòng)電路的設(shè)計(jì)研究［D］．西安:西安電子科技大學(xué)，2009．

［7］唐宇，馮全源．一種適用于高壓電源管理的無(wú)輸出電容自基準(zhǔn)低壓差線性穩(wěn)壓器［J］．電子器件，2014，37(1):26－29．

［8］佟星元，楊銀堂，朱樟明．一種基于非線性補(bǔ)償技術(shù)的混合模式65 nm CMOS帶隙基準(zhǔn)源［J］．電路與系統(tǒng)學(xué)報(bào)，2010，15(3):13－18．

［9］Li Jinghu，Yongsheng W，Mingyan Y．A Piecewise Curvature-Corrected CMOS Bandgap Reference with Negative Feedback［J］．Journal of Semiconductors，2008，29(10):1974－1979．

賀煒(1988－)，男，漢族，四川省內(nèi)江市人，碩士研究生，研究方向?yàn)槟M集成電路設(shè)計(jì)，hewei@my．swjtu．edu．cn;

馮全源(1963－)，男，漢族，江西景德鎮(zhèn)人，博士，教授，博士生導(dǎo)師，主要從事方向?yàn)榧呻娐吩O(shè)計(jì)、RFID技術(shù)、功率半導(dǎo)體技術(shù)、電磁兼容與環(huán)境電磁學(xué)、微波器件及材料等，fengquanyuan@163．com。

EEACC:257010．3969/j．issn．1005－9490．2015．01．005

一種高溫度性能的帶隙基準(zhǔn)源*

賀煒，馮全源*
(西南交通大學(xué)微電子研究所，成都610031)

基于OKI 0．5 μm BiCMOS工藝，設(shè)計(jì)了一種低溫漂的帶隙基準(zhǔn)電壓源。對(duì)傳統(tǒng)基準(zhǔn)源的電壓模式輸出級(jí)進(jìn)行了改進(jìn)，使之形成同時(shí)包含電壓模式和電流模式的混合模式輸出級(jí)，提高了溫度補(bǔ)償?shù)撵`活性。同時(shí)設(shè)計(jì)了一種基于分段線性補(bǔ)償技術(shù)的高精度曲率校正電路，精確地對(duì)基準(zhǔn)電壓的高階溫度分量進(jìn)行修調(diào)。HSPICE仿真結(jié)果表明，在5 V的電源電壓下，基準(zhǔn)輸出電壓為1．215 6 V，在－40℃～125℃溫度范圍內(nèi)，基準(zhǔn)電壓的溫度系數(shù)為0．43×10－6/℃，低頻時(shí)電路電源抑制比低于－83 dB。電源電壓在3．8 V～10 V范圍內(nèi)變化時(shí)，基準(zhǔn)源的線性調(diào)整率為9．2 μV/V。

帶隙基準(zhǔn);混合模式;曲率校正;低溫漂

TN433

A文獻(xiàn)標(biāo)識(shí)碼:1005－9490(2015)01－0018－05

2014－03－19修改日期:2014－04－01

項(xiàng)目來(lái)源:國(guó)家自然科學(xué)基金項(xiàng)目(61271090);國(guó)家“863”計(jì)劃項(xiàng)目(2012AA012305)