CCD遙感相機視頻電子系統(tǒng)FPGA軟件集成化設計

馬 飛，劉 琦，尹 娜，榮 鵬

（北京空間機電研究所，北京 100094）

0 引 言

CCD遙感相機視頻電子系統(tǒng)主要包括焦平面電路、信號處理電路和積分時間電路3部分。其中焦平面電路的功能是為CCD提供驅動時序，確保CCD正常工作；信號處理電路的功能是將CCD輸出的模擬信號轉換為數字信號，并進行信號的合成處理；積分時間電路的功能是為信號處理電路提供工作所需的主時鐘、行同步等信號，并向信號處理電路發(fā)送指令信息[1?3]。

在傳統(tǒng)設計方法中，3部分電路具有各自的FPGA作為核心處理器控制實現(xiàn)相應功能，焦平面電路FPGA軟件為CCD器件提供具有嚴格相位關系的時序驅動信號，并調整CCD的級數，使CCD工作在滿足要求的狀態(tài)下；信號處理電路FPGA軟件驅動A/D轉換器完成A/D轉換，接收數字圖像信號并按照要求的格式轉換成數據傳輸格式后輸出給數傳分系統(tǒng)；積分時間電路FPGA軟件主要功能是將數據管理系統(tǒng)的指令解析后發(fā)送給信號處理電路，并生成主時鐘和行同步信號提供給信號處理電路。采用傳統(tǒng)設計方法實現(xiàn)的視頻電子系統(tǒng)框圖如圖 1 所示[4?5]。

圖1 傳統(tǒng)視頻電子系統(tǒng)框圖

傳統(tǒng)設計方法中，由于每部分電路采用單獨的FP?GA進行控制，使得軟硬件集成度不高的同時，增加了研制成本，同時由于FPGA設計的降額要求，造成一定程度的邏輯資源浪費。為提高視頻電子系統(tǒng)的集成度以滿足相機小型化的需要，本文研究并設計了一種新的視頻電子系統(tǒng)軟件架構，在傳統(tǒng)視頻電子系統(tǒng)的基礎上，只保留信號處理電路的FPGA，將焦平面電路和積分時間電路FPGA軟件的功能集成到信號處理電路的FPGA中，實現(xiàn)軟件集成化設計，以達到提高集成度節(jié)約軟硬件資源的設計目的。

1 集成化設計實現(xiàn)

1.1 集成化方案設計

集成化設計后的視頻電子系統(tǒng)框圖如圖2所示。焦平面電路簡化為只有CCD的工作電路，工作時序由信號處理電路FPGA提供；主時鐘和行同步信號由信息處理器發(fā)送，信號處理電路FPGA接收到主時鐘和行同步信號后自己產生內部工作所需要的各種時鐘信號和內部行同步信號。

圖2 集成化設計后的視頻電子系統(tǒng)框圖

與傳統(tǒng)設計相比，集成化設計后的視頻電子系統(tǒng)只保留了信號處理電路的FPGA作為核心處理器，減少了FPGA的使用數量，但相比較而言，集成化設計后的FP?GA設計復雜度比傳統(tǒng)設計有所增加。

1.2 軟件集成化設計

積分時間FPGA軟件主要包括時鐘行同步產生和指令解碼兩部分，時鐘行同步產生部分根據外部輸入的主時鐘和行同步信號產生內部工作所需要的各種時鐘和內部行同步信號，指令解碼部分接收外部遙控三線指令，并對指令進行解碼，按照指令要求實現(xiàn)相應功能；焦平面FPGA軟件主要包括水平驅動信號生成和垂直驅動信號生成兩部分，分別產生CCD工作所需的水平驅動時序信號和垂直驅動時序信號；信號處理FPGA軟件主要包括A/D驅動和數據合成兩部分，A/D驅動部分產生A/D轉換器的驅動信號，確保A/D轉換器正確實現(xiàn)A/D轉換，數據合成部分對接收到的圖像數據進行合成處理，并按照要求的格式將合成后的圖像數據輸出。在集成化設計中，三部分軟件在一片F(xiàn)PGA中實現(xiàn)，軟件集成化設計的軟件架構如圖3所示。

集成后的FPGA軟件工作流程如圖4所示。上電或復位后，對復位信號延時以確保復位信號穩(wěn)定有效，之后根據信息處理器發(fā)送的主時鐘和行同步信號生成內部工作需要的各類時鐘信號和行同步信號。時鐘和行同步信號生成之后軟件工作流程按照積分時間軟件、信號處理軟件和焦平面軟件三部分軟件的功能分為3個主要流程：

（1）接收三線指令并對指令進行解譯，將解譯后的指令輸出到相應模塊進行響應；

（2）產生A/D轉換器的配置驅動信號，驅動A/D轉換器對圖像模擬信號進行A/D轉換，并接收轉換后的圖像數據，按照相應格式將數據合成之后輸出；

（3）產生CCD正常工作所需的水平驅動時序信號和垂直驅動時序信號，驅動CCD正常工作，為A/D轉換器提供正確的像元信號。

圖3 集成化軟件架構

圖4 FPGA軟件工作流程

2 集成化設計難點分析

2.1 多時鐘域設計

集成化設計將積分時間軟件、焦平面軟件和信號處理軟件的功能集成在一片F(xiàn)PGA中，集成后的軟件各個功能模塊工作在多個時鐘域下。積分時間功能模塊工作在主時鐘域，焦平面功能模塊工作在像元時鐘域和二倍像元時鐘域，信號處理軟件工作在主時鐘域、像元時鐘域和數傳時鐘域。數傳時鐘為主時鐘二分頻，二倍像元時鐘為主時鐘四分頻，像元時鐘為主時鐘八分頻。主時鐘從信息處理器發(fā)送到信號處理FPGA，數傳時鐘、像元時鐘和二倍像元時鐘通過對主時鐘分頻計數產生，由于FPGA內部布局布線產生的延時，在邏輯設計過程中，4種時鐘并不按照同源時鐘來處理，而是按照異步時鐘進行邏輯設計，在跨時鐘域進行數據傳輸時，通過2次采樣操作或者通過存儲器隔離的方式完成。

圖像數據從像元時鐘域向數傳時鐘域的傳輸設計如圖5所示。利用FPGA的內部存儲資源開辟二倍每行像元數深度的雙端口SRAM，寫入端開放給像元時鐘域，讀出端開放給數傳時鐘域。寫入端利用像元時鐘產生寫地址，將A/D轉換后的像元數據寫入到SRAM中。讀出端利用數傳時鐘生成讀地址，將像元數據在數傳時鐘域讀出，之后在數傳時鐘域下完成數據的合成與輸出。

圖5 像元數據跨時鐘域傳輸

2.2 數據處理乒乓設計

數據處理要求在一個行周期內將圖像數據接收完畢并按照數據傳輸格式發(fā)送完畢。若采用當前行數據在當前行實時合成輸出的處理方式，需要等待一行數據全部寫入存儲器后才能夠進行讀出操作，寫入和讀出操作順序進行，需要更快地處理速度或更長的行周期時間，如圖6所示。

圖6 數據實時處理方式示意圖

為保證在處理速度和行周期時間不變的情況下一行的數據能夠在一行內完全發(fā)送完畢，采用乒乓處理的方式完成數據的讀寫操作，如圖7所示，首先要開辟二倍像元數據深度的SRAM，在第個N行周期將第N行數據寫入SRAM的高半地址，同時從SRAM的低半地址讀出第N-1行的數據；在第N+1行，將第N+1行數據寫入SRAM的低半地址，同時從SRAM的高半地址讀出第N行的數據。乒乓處理后讀出與寫入操作互不影響，可以并行進行，從而保證在行周期不變的情況下，完成一個行周期內整行數據的完整輸出。

2.3 軟件標準化設計

軟件集成化設計將積分時間軟件、焦平面軟件和信號處理軟件集成在信號處理電路的FPGA中，與分別利用三個FPGA實現(xiàn)各自的功能相比較，其軟件復雜度更高，F(xiàn)PGA資源占用率更高，對邏輯的優(yōu)化設計要求也更高。

圖7 數據處理乒乓操作示意圖

為了使軟件更優(yōu)化，減少資源的占用率，軟件集成化不是簡單地將3部分軟件以3個單獨模塊的形式例化在同一個頂層邏輯中，而是通過軟件標準化設計，在保證積分時間軟件、焦平面軟件和信號處理軟件各部分的功能正確實現(xiàn)的前提下，將具有相同邏輯功能的邏輯模塊在一個模塊中實現(xiàn)，減少邏輯的設計冗余，使實現(xiàn)相同功能所需要的邏輯資源盡量少。比如，3部分軟件都需要對主時鐘進行分頻，在集成化設計中，采用標準化的分頻模塊，在一個模塊中實現(xiàn)對主時鐘的分頻，分頻后的時鐘再送給各部分功能模塊使用，從而實現(xiàn)邏輯的優(yōu)化。

經過標準化模塊的采樣和邏輯功能的整合，使得3部分軟件更好地成為一個邏輯整體，在確保功能實現(xiàn)的同時，使軟件的可讀性更強，軟件架構更加清晰明確，有利于后期的軟件維護。

3 測試與分析

視頻電子系統(tǒng)軟件功能測試方案如圖8所示。將視頻電子系統(tǒng)與視頻轉接電路相連，再通過視頻轉接電路與上位機相連，視頻轉接電路模擬信息處理器為視頻電子系統(tǒng)提供主時鐘、行同步以及遙控三線信號，同時接收視頻電子系統(tǒng)輸出的數傳數據，轉換為Cameralink數據格式，通過Cameralink接口將圖像數據傳輸到上位機，在上位機上通過圖像采集軟件觀察圖像數據輸出是否正確。示波器用來觀察各接口時序波形，以確定各輸入輸出信號時序關系是否正確。

圖8 測試方案框圖

利用示波器觀察FPGA輸出給CCD的垂直轉移驅動信號圖9（a）和水平轉移驅動信號圖9（b）所示。與CCD所要求的時序關系相比較，F(xiàn)PGA所產生的水平轉移信號和垂直轉移信號滿足CCD的驅動要求，能夠驅動CCD正常工作，CCD輸出的像元信號如圖10所示，能夠滿足設計要求。

圖9 水平轉移和垂直轉移驅動信號波形

圖10 CCD像元波形

利用示波器觀察信號處理電路輸出的數傳格式數據和同步信號波形如圖11所示，其中同步信號低電平對應有效數據，數傳輸出滿足功能和性能要求。

圖11 數傳數據與同步信號波形

圖像數據經過視頻轉接電路發(fā)送到上位機，通過上位機圖像采集軟件觀察圖像數據，從而確定數據傳輸是否正確。通過上位機發(fā)送級數和增益調整指令，觀察圖像變化，從而判斷指令響應是否正確。上位機圖像如圖12所示，（a）是增益0 dB，CCD級數為3級時兩個譜段的圖像；（b）是增益0 dB，CCD級數為5級時兩個譜段的圖像；（c）是增益6 dB，CCD級數為3級時兩個譜段的圖像。從圖12中圖像的比較可見，增益指令與級數指令能夠正確響應，隨著增益與級數提高，圖像數據的值增大，圖像變亮。通過上位機圖像采集軟件和示波器波形的觀察，可以確認集成化設計之后的視頻電子系統(tǒng)軟件滿足各項功能要求。

圖12 上位機像元數據圖像

利用Matlab圖像處理軟件對上位機的圖像進行處理，計算出圖像的信噪比，如圖13所示。

圖13 不同級數下信噪比

從圖中可見，隨著級數從1～5級的增加，圖像的信噪比也隨之增加，在級數為1級時信噪比為46 dB，在5級時信噪比達到52 dB，軟件性能能夠滿足要求。

4 結 語

通過對CCD遙感相機視頻電子系統(tǒng)各部分軟件的集成化處理，實現(xiàn)了視頻電子系統(tǒng)的小型化與集成化設計。將傳統(tǒng)視頻電子系統(tǒng)中的積分時間軟件、焦平面軟件和信號處理軟件集成在同一片F(xiàn)PGA中，簡化了系統(tǒng)設計復雜度。通過采用跨時鐘域信號處理和標準模塊的使用，使得集成后的軟件工作更加穩(wěn)定可靠，效率更高。通過對硬件輸出信號的觀測與分析，以及對上位機圖像的信噪比等指標的分析，本文提出的FPGA軟件集成化設計方法能夠滿足CCD遙感相機對視頻電子系統(tǒng)的功能與性能上的要求，具有很高的工程應用價值。

[1]陳瑞明，吳淞波，王建宇，等.對地觀測高分相機視頻電子學集成化技術[J].航天返回與遙感，2013，34（3）：34?40.

[2]達選福，王懷義，李濤，等.基于集成信號處理芯片的CCD相機視頻電子學系統(tǒng)設計[J].航天返回與遙感，2008，29（4）：30?35.

[3]賈建軍，舒嶸，王斌永.無人機大面陣CCD相機遙感系統(tǒng)[J].光電工程，2006，33（8）：90?93.

[4]鄭亮亮，張貴祥，金光.高速多光譜TDI CCD成像電路系統(tǒng)[J].中國光學，2013（6）：939?944.

[5]胡君，王棟.空間光學遙感器的多光譜TDI CCD信號檢測與生成[J].光學精密工程，2009，17（8）：1810?1818.

[6]李愛玲，張伯珩，張健，等.多光譜CCD相機圖像采集系統(tǒng)的設計[J].微計算機信息，2011，27（15）：15?16.

[7]寧永慧，馬天波，郭永飛.基于TDI CCD的成像FPGA系統(tǒng)軟件設計與應用[J].現(xiàn)代電子技術，2011，34（2）：167?169.

[8]武奕楠，呂增明，張宇，等.基于FPGA的多通道面陣CCD成像系統(tǒng)設計[J].光機電信息，2011，28（6）：39?43.

[9]李紅梅，陳敏聰，陳子瑜，等.線陣CCD數據獲取方法研究與設計[J].電子測量技術，2008，31（6）：124?126.

[10]劉蕾，江潔，張廣軍.基于CPLD的線陣CCD的驅動及數據采集[J].電子測量與儀器學報，2006，20（4）：107?110.

[11]陳世平.空間相機設計與試驗[M].北京:中國宇航出版社，2003.