填充輔助多晶硅圖形的參數(shù)成品率版圖優(yōu)化

韓曉霞，韓 雁

（浙江大學 微電子與光電子研究所，浙江 杭州310027）

在納米工藝下，由于CMOS器件許多電學特性對特征尺寸的依賴，導致工藝波動對芯片功耗和性能帶來顯著影響，不同工藝批次下生產(chǎn)出來的芯片的功耗和時序性能變化非常大，嚴重影響到芯片的參數(shù)成品率［1-3］.工藝波動引起的物理參數(shù)變化中最為重要的是線寬變化，尤其是多晶硅柵線寬，即MOS管的溝道長度.MOS管溝道長度是影響MOS管性能的主要參數(shù)，由于多晶硅線寬最小，最容易引起變化，由工藝波動引起的多晶硅寬度變化指的就是MOS管溝道長度的變化.MOS管溝道長度變化會影響MOS管的工作速度以及亞閾值電流，由此對電路時序和亞閾值電流引起的靜態(tài)功耗產(chǎn)生影響，導致參數(shù)成品率下降［4-6］.在納米工藝中，參數(shù)成品率已成為影響芯片成品率的主要因素［7-10］.

導致MOS管溝道長度發(fā)生變化的最主要原因是光刻時的曝光系統(tǒng)不理想.雖然采用分辨率增強技術（resolution enhancement techniques，RET），如：光學臨近效應校正（optical proximity correction，OPC）、嵌入散射條（scattering bar insertion，SBI）、移相掩模（phase shift masks，PSM）和離軸照明（off axis illumination，OAI），能在一定程度上緩解由于曝光時的光學臨近效應所引起的MOS管溝道長度變化［11-14］，但RET 僅在假設一定的工藝條件（一定的聚焦誤差和曝光劑量范圍）下通過修改設計圖形特征保證印制到硅片上圖形的準確性.當工藝條件發(fā)生變化時，MOS管溝道長度變化反而會加劇.除此之外，掩模版錯誤、光刻膠厚度變化不均勻、曝光劑量變化、聚焦誤差、透鏡失常以及刻蝕過程中的微負載效益也會導致溝道長度發(fā)生變化［15］.

MOS管溝道長度變化引起的參數(shù)成品率下降問題已經(jīng)受到研究人員的高度關注［16-19］.Orshansky等［20］發(fā)現(xiàn)由于曝光的光學臨近效應使得不同疏密程度（即不同的多晶硅線間距）的多晶硅圖形會導致MOS溝道長度產(chǎn)生不同變化，由此提出了一種考慮圖形周圍環(huán)境引起溝道長度變化的時序分析方法.Gupta等［21］針對由聚焦誤差引起的溝道長度變化進行了分析，并對標準單元庫中的每個邏輯單元建立了相應的溝道長度變化表，在此基礎上實現(xiàn)的時序分析比采用傳統(tǒng)的基于工藝角的時序分析更為精確，設計時需要設置的時序裕量可以減少40%.Kahng等［22］更進一步地通過分析研究由聚焦誤差和多晶硅線間距共同作用引起的多晶硅線寬變化，提出了一種更為精確的亞閾值電流分析方法.但上述研究工作都僅以提高性能分析的準確度為目標，缺乏通過減小MOS管溝道長度的變化來優(yōu)化電路性能的措施.

本文在對由聚焦誤差和多晶硅線間距共同作用引起的多晶硅線寬變化（即MOS管溝道長度）的研究基礎上，提出對現(xiàn)有版圖填充輔助多晶硅圖形的版圖優(yōu)化方法.填充的輔助多晶硅圖形不影響現(xiàn)有版圖的功能，輔助多晶硅圖形的線寬和最小間距取決于掩模版制作要求，一般比工藝設計規(guī)則要求的最小多晶硅線寬和最小多晶硅線間距值更小.通過修改輔助多晶硅圖形的特征屬性，包括輔助多晶硅圖形的多晶硅線寬、間距和條數(shù)，利用光刻仿真得到針對不同多晶硅特征圖形的最優(yōu)輔助多晶硅圖形，最大程度地消除由聚焦誤差引起的多晶硅線寬變化，由此構建一個查表模型.在現(xiàn)有版圖基礎上，針對位于標準單元邊界處的MOS管，根據(jù)其周圍的圖形環(huán)境提取出多晶硅特征圖形，并利用提取出的特征圖形查找查表模型得到最優(yōu)的輔助多晶硅圖形，在不違反版圖設計規(guī)則的前提下將最優(yōu)的輔助多晶硅圖形填充到兩相鄰的標準單元間.

1 多晶硅線寬變化的光刻仿真

利用美國北卡州立大學（North Carolina State University）提供的FreePDK45nm 工藝設計包搭建基于Mentor Graphics Calibre LFD 的光刻仿真平臺［23］.該光刻仿真平臺采用分辨率為193nm 的光刻曝光系統(tǒng)，光刻仿真前，首先需要在正常聚焦情況下對版圖進行OPC處理.

對由聚焦誤差和多晶硅線間距共同作用引起的多晶硅線寬變化進行光刻仿真分析.FreePDK45nm 工藝下的多晶硅最小線寬為50nm，由此構建如圖1（a）所示的3條線寬為50nm、間距為L 的多晶硅圖形.圖1（b）在圖1（a）基礎上增加了2條線寬為50nm 的輔助多晶硅，其與中間條多晶硅間距固定為L1.圖中，CD 為所關注的中間條多晶硅線寬.

1.1 多晶硅線間距對多晶硅線寬的影響

在正常聚焦情況下，中間條多晶硅線寬CD 隨著與其相鄰的多晶硅條間距L 的不同而發(fā)生變化.Cao等［24］研究發(fā)現(xiàn)，在不同間距的多晶硅條間填充輔助多晶硅可以減小多晶硅線寬CD 受多晶硅間距L 的影響.

1.2 聚焦誤差對多晶硅線寬變化的影響

圖1 多晶硅圖形Fig.1 Polysilicon pattern

填充輔助多晶硅后，相鄰的多晶硅間距對多晶硅線寬變化的影響減小，更為重要的是，由于聚焦誤差引起的多晶硅線寬變化得以明顯改善.光刻仿真多晶硅線寬CD 在不同聚焦誤差下的線寬變化情況如下：聚焦誤差范圍為-120～120nm，步長為20 nm.如圖2所示分別為無輔助多晶硅和填充輔助多晶硅這2種情況下，多晶硅線寬CD 在不同聚焦誤差下的線寬變化情況.從圖2得到的仿真曲線中可知，填充輔助多晶硅后，50nm 線寬的多晶硅由于聚焦誤差引起的線寬CD 的變化量△CD 從13.6nm減小到7.6nm.因此，填充輔助多晶硅對由聚焦誤差引起的多晶硅線寬變化的改善非常明顯.在填充輔助多晶硅時，L1越小越好，但L1有工藝設計規(guī)則要求，應滿足所填充的輔助多晶硅與有源區(qū)的最小間距要求.FreePDK45nm 工藝下的要求是50nm，因此，選L1＝50nm.

圖2 聚焦誤差對線寬變化的影響（L ＝520nm）Fig2 Effect of defocus on linewidth variety when Lis 520nm

2 填充輔助多晶硅圖形的版圖優(yōu)化方法

2.1 輔助多晶硅圖形的特征屬性優(yōu)化

光刻仿真發(fā)現(xiàn)，填充的輔助多晶硅的不同特征屬性包括間距、線寬和條數(shù)都會對由聚焦誤差引起的MOS管溝道長度變化帶來很大影響.如圖3 所示，在間距為L 的3條多晶硅P1、P2、P3之間填充了2組相同的輔助多晶硅陣列M3.設N 為填充的輔助多晶硅陣列條數(shù)，W 為輔助多晶硅線寬，S 為輔助多晶硅陣列中的多晶硅間距.根據(jù)ITRS 2010年對45nm 工藝下掩模版的技術預測，掩模版上可制作的亞分辨率輔助圖形的最小尺寸為81nm［25］，因此，版圖中可填充的輔助多晶硅的最小線寬為20 nm.如圖4所示為光刻仿真后得到的由于聚焦誤差引起的多晶硅線寬變化量△CD 與L、N、W 和S 的關系.當L＝520nm 并填充2條W ＝S＝20nm 的輔助多晶硅時，△CD 最小，為2.2nm；當L＝520 nm 并填充2 條W ＝S＝50nm 的輔助多晶硅時，△CD 最大，為8.6nm.當L＝710nm 并填充2條W ＝S＝20nm 的輔助多晶硅時△CD 最小，為2 nm；當L＝710nm 并填充3條W ＝S＝50nm 的輔助多晶硅時，△CD 最大，為9.7nm.當L＝900nm并填充3條W ＝S＝30nm 的輔助多晶硅時，△CD最小，為2.4nm；當L＝900nm 并填充3條W＝S＝50nm 的輔助多晶硅時，△CD 最大，為9.6nm.因此，對輔助多晶硅圖形進行特征屬性優(yōu)化可以明顯改善多晶硅線寬隨聚焦誤差引起的波動變化.

圖3 填充輔助多晶硅陣列的多晶硅圖形Fig.3 Polysilicon pattern of filling dummy polysilicon line

2.2 輔助多晶硅圖形查表模型構建

在基于標準單元的版圖設計中，由于標準單元內(nèi)的多晶硅條間距已固定，且間距比較小，多晶硅條比較密集，位于標準單元內(nèi)的MOS 管由于聚焦誤差導致的溝道長度的變化值比較小.相鄰標準單元間的多晶硅條間距將隨版圖設計階段中標準單元的不同布局而發(fā)生改變，且間距比較大，多晶硅條比較稀疏，因此，位于標準單元邊界處的MOS管的溝道長度的變化取決于相鄰標準單元間的多晶硅條間距，并且隨聚集誤差引起的變化要遠大于位于標準單元內(nèi)的MOS管.為了更好地抵抗工藝波動的影響，減小位于標準單元邊界處的MOS管溝道長度隨聚焦誤差引起的變化，提出一種在現(xiàn)有版圖基礎上在兩相鄰標準單元間填充最優(yōu)輔助多晶硅圖形的版圖優(yōu)化方式.

圖4 多晶硅線寬變化量與多晶硅線間距、輔助多晶硅線條數(shù)、輔助多晶硅線寬和輔助多晶硅線間距的關系曲線Fig.4 Width variation of polysilicon line impacted by polysilicon line-to-line space，number of dummy polysilicon lines，dummy polysilicon line width and line-to-line space

以基于FreePDK45nm 工藝設計包基礎開發(fā)的用于研究的標準單元庫Nangate 45nm 作為研究對象建立輔助多晶硅圖形查表模型［23］.

在分析Nangate45nm 標準單元庫的基礎上構建各種多晶硅特征圖形.多晶硅線寬變化受影響的范圍取決于光學臨近效應的最大影響范圍.文獻［22］指出，當在90nm 工藝下采用193nm 曝光系統(tǒng)時，其光學臨近效應影響范圍的有效半徑為600 nm，F(xiàn)reePDK45nm 工 藝 也 是 采 用193nm 曝 光 系統(tǒng)，因此選取700nm 為光學臨近效應影響范圍的有效半徑，即超過700nm 距離的版圖圖形特征不會影響多晶硅線寬的變化.由于光學臨近效應只受左右圖形的影響，不受上下圖形的影響，根據(jù)版圖中可能出現(xiàn)的各種不同標準單元的組合，在所關注的多晶硅條的左右各700nm 處構建出多種組合的多晶硅特征圖形.兩標準單元完全相鄰時位于相鄰標準單元處的兩多晶硅最小間距為290nm，位于標準單元內(nèi)的多晶硅間距為140nm，選取步長為50 nm，由此構建如圖5所示的多晶硅特征圖形.實際版圖中不同標準單元的各多晶硅圖形都有所差異，并不是簡單的多晶硅條，但多晶硅線寬都是50nm，對此進行簡化選用50nm 線寬的多晶硅條進行多晶硅特征圖形構建.圖中，所關注的多晶硅條為P3，光學臨近效應影響范圍的有效半徑L 為700nm，L1為290、340、390、440、490、540、590、640nm，L2為140、290nm，L3為140nm.因此，在構建多晶硅特征圖形時，所關注的多晶硅一邊沒有多晶硅時為1種情況；一邊有一條多晶硅時有8種組合，即L1的8種組合；一邊存在兩條多晶硅時有5種組合，分別是（L1，L2）為（290，140）、（290，290）、（340，140）（390，140）和（440，140）；一邊存在3條多晶硅時只有1種情況，即（L1，L2，L3）為（290，140，140）時.這樣，總共有15種組合情況.由于區(qū)分左右兩邊，多晶硅特征圖形數(shù)共有C215＝105種組合.

針對這105種多晶硅特征圖形，分別利用光刻仿真得到針對不同多晶硅特征圖形的最優(yōu)輔助多晶硅圖形，由此構建輔助多晶硅圖形查表模型.

圖5 多晶硅特征圖形Fig.5 Feature pattern of polysilicon

2.3 版圖優(yōu)化

利用構建的輔助多晶硅圖形查表模型進行版圖優(yōu)化的流程如圖6所示.在現(xiàn)有版圖的基礎上，先提取出各標準單元的位置信息，然后提取出位于標準單元邊界處所關注的多晶硅條左右各700nm 處的多晶硅特征圖形，再通過查找查表模型填充最優(yōu)輔助多晶硅圖形，得到優(yōu)化后的版圖.進行版圖設計規(guī)則檢查（design rule checking，DRC）時，可以忽略由于填充輔助多晶硅圖形引入的多晶硅最小線寬和最小間距的偽錯誤.由于填充的輔助多晶硅圖形位于標準單元之間，而標準單元間沒有有源區(qū)存在，填充的輔助多晶硅圖形不會形成MOS 管的柵，也不會產(chǎn)生寄生MOS管.該優(yōu)化方法不會影響原有電路的功能，也不會對器件可靠性帶來影響.

圖6 版圖優(yōu)化流程Fig.6 Layout optimization flow

3 實驗結果與數(shù)據(jù)分析

對測試電路進行光刻仿真以測試所提出的填充輔助多晶硅圖形的版圖優(yōu)化方法.如圖7所示為測試電路版圖，圖中只顯示了版圖的多晶硅層、有源區(qū)層以及標準單元外框.如圖8所示為在相鄰標準單元間填充最優(yōu)輔助多晶硅圖形后的優(yōu)化版圖.如圖9所示為位于標準單元邊界的各MOS 管的多晶硅線寬變化量△CD 在優(yōu)化前后的變化，△CD 的平均值從10.58nm 優(yōu)化為4.79nm.位于標準單元內(nèi)部的各MOS管的多晶硅線寬變化量△CD 如圖10所示，版圖優(yōu)化前，位于標準單元內(nèi)部的各MOS管的多晶硅線寬變化量△CD 的平均值為7.85nm，版圖優(yōu)化后△CD 的平均值為7.83nm，因此，位于標準單元內(nèi)部的MOS管的多晶硅線寬變化基本不受版圖優(yōu)化的影響.結果表明：填充最優(yōu)輔助多晶硅后，在不影響位于標準單元內(nèi)的MOS 管的多晶硅線寬變化前提下，位于標準單元邊界的MOS 管的多晶硅線寬變化量△CD 從版圖優(yōu)化前的10.58nm降低至4.79nm..因此，該版圖優(yōu)化方法對抵抗由聚焦誤差引起的MOS管溝道長度變化有顯著的改善作用.

圖7 測試電路版圖Fig.7 Layout for test circuit

圖8 優(yōu)化后的版圖（填充輔助多晶硅）Fig.8 Optimized layout with filling dummy polysilicon

圖9 位于標準單元邊界的各MOS管的多晶硅線寬變化量Fig 9 Linewidth variation for each MOS transistor located at boundary of standard cells

圖10 位于標準單元內(nèi)的各MOS管的多晶硅線寬變化量Fig.10 Linewidth variation for each MOS transistor located in standard cells

4 結 語

本文提出了一種在現(xiàn)有版圖基礎上填充輔助多晶硅圖形以提高參數(shù)成品率的版圖優(yōu)化方法.利用光學臨近效應，通過在標準單元間填充輔助多晶硅圖形來減少位于標準單元邊界處的MOS管的多晶硅線寬變化.填充的輔助多晶硅圖形是通過光刻仿真后得到的能使MOS管溝道長度在不同聚焦誤差情況下變化最小的特征圖形，因此，填充輔助多晶硅圖形后的版圖對抵抗由聚焦誤差引起的MOS管溝道長度變化有顯著的改善作用.由于光學臨近效應有一定的影響范圍，該優(yōu)化方法對填充輔助多晶硅處相距較遠的位于標準單元內(nèi)的MOS管的多晶硅線寬沒有影響.測試電路的光刻仿真驗證表明：使用所提出的版圖優(yōu)化方法，在不影響位于標準單元內(nèi)的MOS管的多晶硅線寬變化前提下，位于標準單元邊界的MOS 管的多晶硅線寬從版圖優(yōu)化前的10.58nm 降低至4.79nm..

（

）：

［1］RAMAKRISHNAN H，SHEDABALE S，RUSSELL G，et al.Analysing the effect of process variation to reduce parametric yield loss［C］∥IEEE International Conference on Integrated Circuit Design and Technology and Tutorial.Austin：IEEE，2008：171-176.

［2］BAKER A M，WANG L，JIANG Y.High level circuit synthesis with system level statistical static timing analysis under process variation［C］∥IEEE 56th Interna-tional Midwest Symposium on Circuits and Systems.Columbus：IEEE，2013：817-820.

［3］MIRANDA M，F(xiàn)IERICKX B，ZUBER P，et al.Variability aware modeling of SoCs：from device variations to manufactured system yield［C］∥Quality of Electronic Design.San Jose：ISQED，2009：547-553.

［4］MULLER J，JALLEPALLI S，MOORAKA R，et al.Employing an on-die test chip for maximizing parametric yields of 28nm parts［C］∥International Conference on Microelectronic Test Structures，Tempe：ICMTS，2015：50-53.

［5］BYUNG S K，BYOUNG H L，HUNG＿BOK C，et al.Parametric yield-aware sign-off flow in 65／45nm［C］∥SoC Design Conference（ISOCC）.Busan：ISOCC，2008：74-77.

［6］BORKAR S，KAMIK T，NARENDRA S，et al.Parameter variations and impact on circuits and microarchitecture［C］∥Proceedings of ACM／IEEE Design Automation Conference.Anaheim：ACM／IEEE，2003：338-342.

［7］UKHOV I，ELES P，PENG Z.Probabilistic analysis of power and temperature under process variation for electronic system design［J］.IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems，2014，33（6）：931-944.

［8］BASU S，THAKORE P，VEMURI R.Process variation tolerant standard cell library development using reduced dimension statistical modeling and optimization techniques［C］∥8th International Symposium on Quality Electronic Design.San Jose：ISQED，2007：814-820.

［9］BHUNIA S，MUKHOPADHYAY S，ROY K.Process variations and process-tolerant design［C］∥20th International Conference on VLSI Design.Bangalore：VLSI DESIGN，2007：699-704.

［10］DUTT S，CHAUHAN A，NANDI S，et al.Variability-aware parametric yield enhancement via post-silicon tuning of hybrid redundant MAC units［C］∥2015International Symposium on VLSI Design，Automation and Test（VLSI-DAT）.Hsinchu：VLSI-DAT，2015：1-4.

［11］POOMIMA P，TRIPATHY S K，RAO R，et al.Resolution enhancement techniques for optical lithography［C］∥Proceedings of SPIE-The International Society for Optical Engineering.Washington：SPIE，2002：1260-1262.

［12］CHANDRACHOLLD M，LEUNG T Y B，YU K，et al.Overcoming mask etch challenges for 45nm and beyond［C］∥Mask and Lithography Conference（EMLC），European.Dresden：EMLC，2008：1-10.

［13］CHAN S H，LAM E Y.Inverse image problem of designing phase shifting masks in optical lithography［C］∥15th IEEE International Conference on Image Processing，ICIP 2008.San Diego：IEEE，2008：1832-1835.

［14］PENG Y，SHI S X，PAN D Z.Process variation aware OPC with variational lithography modeling［C］∥Proceedings of ACM／IEEE Design Automation Conference.San Francisco：ACM／IEEE，2006：785-790.

［15］BOMA A，PROGLER C，BLAAUW D.Correlation analysis of CD-variation and circuit performance under multiple sources of variability ［C］∥Proceedings of SPIE-the International Society for Optical Engineering.Bellingham：SPIE，2005：168-177.

［16］MOHSEN R，JACK S.A yield improvement technique in severe process，voltage，and temperature variations and extreme voltage scaling［J］.Microelectronics Reliability.2014，54（12）：2813-2823.

［17］MIRZAEI M， MOSAFFA M， MOHAMMADI S.Variation-aware approaches with power improvement in digital circuits ［J］.Integration，the VLSI Journal.2015，48（1）：83-100.

［18］SALEHUDDIN F，AHMAD I，HAMID F A，et al.Optimization of input process parameters variation on threshold voltage in 45nm NMOS device［J］.International Journal of Physical Sciences，2011，6（30）：7026-7034.

［19］BEECE D K，JINJUN XIONG，VISWESWARIAH C，et al.Transistor sizing of custom high-performance digital circuits with parametric yield considerations［C］∥Proceedings of ACM／IEEE Design Automation Con-ference （DAC）. Anaheim： ACM／IEEE， 2010：781-786.

［20］ORSHANSKY M，MILOR L，CHEN P，et al.Impact of spatial intrachip gate length variability on the performance of high-speed digital circuits ［J］.IEEE Transactions On Computer-Aided Design of Integrated Circuits and Systems，2002，21（5）：544-553.

［21］GUPTA P，HENG F L.Toward a systematic-varation aware timing methodology［C］∥Proceedings of the 41st annual Design Automation Conference.San Diego：ACM，2004：321-326.

［22］KAHNG A，MUDDU S，SHARMA P.Defocus-aware leakage estimation and control［J］.IEEE Transaction On Computed-Aided Design of Integrated Circuits and Systems.2008，27（2）：130-140.

［23］KNUDSEN J，MARKERING VP.Nangate 45nm open cell library［EB／OL］.（2008-04-16）［2015-11-10］.http：∥www.si2.org／events＿dir／2008／oacspring2008／nan.pdf.

［24］CAO K，DOBRE S，HU J.Standard cell characterization considering lithography induced variations［C］∥Design Automation Conference，43rd ACM／IEEE.San Francisco：ACM／IEEE，2006：801-804.

［25］2010Tables＿FEP＿FOCUS＿C＿ITRS［EB／OL］.（2010-12-20）［2015-11-10］.http：∥www.itrs.net／ITRS%201999-2014% 20Mtgs，% 20Presentations% 20＆%20Links／2010ITRS／2010Update／ToPost／2010Tables＿FEP＿FOCUS＿C＿ITRS.xls