Flash型FPGA的單粒子效應測試系統(tǒng)研制

王忠明，閆逸華，陳榮梅，王園明，趙 雯，張鳳祁，郭曉強，郭紅霞

（西北核技術研究所強脈沖輻射環(huán)境模擬與效應國家重點實驗室，陜西西安 710024）

Flash型FPGA的單粒子效應測試系統(tǒng)研制

王忠明，閆逸華，陳榮梅，王園明，趙 雯，張鳳祁，郭曉強，郭紅霞

（西北核技術研究所強脈沖輻射環(huán)境模擬與效應國家重點實驗室，陜西西安 710024）

研制了一套Flash型FPGA的單粒子效應測試系統(tǒng)，其具有片上SRAM／Flash ROM單粒子翻轉效應測試、D觸發(fā)器單粒子效應測試、鎖相環(huán)與時鐘網絡單粒子瞬態(tài)效應測試、單粒子瞬態(tài)脈沖寬度測試等功能。本文介紹了該系統(tǒng)的測試原理和軟硬件實現(xiàn)方法。

單粒子效應；Flash型FPGA；單粒子瞬態(tài)

現(xiàn)場可編程門陣列（FPGA）是一種大規(guī)模集成電路，它具有邏輯密度高、設計靈活、成本低廉等優(yōu)勢，在商用和航天等領域均取得了巨大成功。其中，F(xiàn)lash型FPGA在過去幾年中取得了很大的發(fā)展，在性能和成本上已具備很強的競爭力，可作為空間電子學系統(tǒng)的一種備選方案。但在將其用于空間應用之前，必須對其抗輻射能力進行充分的考察和研究。由于Flash型FPGA出現(xiàn)至今僅10年時間，有關這種新型器件的輻射效應研究亦處于起步階段［14］，國內抗輻射加固領域對這種器件的研究尚未見公開報道。本文研制一套針對Flash型FPGA單粒子效應的在線測試系統(tǒng)，以全面、準確地反映Flash型FPGA的各類輻射失效現(xiàn)象，為深入開展針對Flash型FPGA的單粒子效應的相關研究奠定基礎。

1 效應機理分析

Flash型FPGA由可編程邏輯單元、可編程互連資源、可編程I／O模塊、片上SRAM、片上Flash ROM等結構組成。其中，邏輯單元稱為VersaTile，每個Versa Tile包括一系列CMOS組合邏輯及與之對應的Flash開關，通過改變Flash開關的狀態(tài)可將1個Versa Tile配置成n輸入的組合邏輯。此外，Versa Tile中還包括1個或多個可選的D觸發(fā)器結構。Flash開關采用浮柵技術來保存開關的狀態(tài)，1個浮柵開關由兩個共用浮柵和控制柵的MOSFET組成，其中一個MOS管通過位選信號控制浮柵上的電子，從而實現(xiàn)編程、擦除和校驗等功能，而另外一個MOS管則作為互聯(lián)開關使用，如圖1所示。

根據(jù)以往對SRAM型FPGA和Flash ROM等器件的研究經驗［5－7］，可初步判斷Flash型FPGA中可能發(fā)生單粒子翻轉（SEU）效應的結構至少應包括：片上SRAM和D觸發(fā)器。較易受單粒子瞬態(tài)（SET）效應干擾的結構包括：組合邏輯（最終表現(xiàn)為D觸發(fā)器翻轉）、鎖相環(huán)（PLL）和時鐘網絡等。SET效應的初始脈沖寬度是確定SET效應捕獲概率及加固方法的關鍵參數(shù)，若系統(tǒng)能兼顧SET脈沖寬度的測試，就可更好地對單粒子瞬態(tài)效應進行評估。因此，F(xiàn)lash型FPGA的單粒子效應測試系統(tǒng)主要功能應包括：SRAM／Flash ROM的單粒子翻轉效應測試、邏輯單元D觸發(fā)器的單粒子效應測試、鎖相環(huán)和時鐘網絡的單粒子瞬態(tài)效應測試、單粒子瞬態(tài)脈沖寬度的測試、單粒子鎖定效應測試及保護等。

2 系統(tǒng)的測試原理

2.1 SRAM／Flash ROM的單粒子翻轉效應測試

SRAM是典型的易發(fā)生單粒子翻轉的結構，其測試方法與一般的SRAM存儲器測試方法類似，向片上SRAM寫入指定格式的數(shù)據(jù)（如55H、AAH），間隔一段時間回讀一次，比較與寫入數(shù)據(jù)的異同，判斷單粒子翻轉效應是否發(fā)生。Flash ROM的測試方法與SRAM類似。

2.2 D觸發(fā)器的單粒子效應測試

D觸發(fā)器電路對單粒子效應的響應主要表現(xiàn)為輸出信號的翻轉，采用的測試方法如圖2所示。將待測FPGA配置成一個由若干觸發(fā)器組成的移位寄存器鏈，令移位寄存器鏈的輸入端Din保持低電平，在正常情況下輸出端Dout皆為低電平。觸發(fā)器鏈上任意一點捕獲到單粒子瞬態(tài)脈沖信號，經一定的時鐘周期后最終均將出現(xiàn)在Dout端。這樣，只要統(tǒng)計監(jiān)測到的高電平信號的數(shù)量就可得到觸發(fā)器單粒子事件的截面。

2.3 鎖相環(huán)及時鐘網絡的單粒子瞬態(tài)效應測試

圖1 Flash型FPGA的結構Fig.1 Architecture of Flash－based FPGA

鎖相環(huán)是一種利用反饋控制原理實現(xiàn)的頻率及相位的同步技術。對鎖相環(huán)及時鐘網絡的單粒子瞬態(tài)效應采用間接測量方法。利用鎖相環(huán)作為芯片間的同步時鐘信號去驅動相同輸入的觸發(fā)器（圖3），若待測FPGA芯片（DUT）的鎖相環(huán)受到單粒子瞬態(tài)效應的干擾，則觸發(fā)器的輸出會與正常狀態(tài)下的不同，通過比較待測FPGA與參照FPGA中觸發(fā)器的輸出信號就可統(tǒng)計鎖相環(huán)及時鐘網絡發(fā)生單粒子瞬態(tài)的次數(shù)。為排除待測芯片中D觸發(fā)器的單粒子效應，在DUT中對PLL驅動的D觸發(fā)器進行了三模冗余（TMR）加固。

圖2 D觸發(fā)器測試方法Fig.2 Test method for D－flip flop

圖3 鎖相環(huán)及時鐘網絡的單粒子瞬態(tài)測試電路Fig.3 Single－event transient effect test circuit for PLL and clock network

2.4 單粒子瞬態(tài)脈沖寬度測試

集成電路內部的SET信號不能通過示波器直接測量，完整的信號測量具有較大的難度。本文在待測FPGA內部設計一個測試電路，采用間接方法測量SET的脈沖寬度，其電路結構如圖4所示。在反相器鏈的偶數(shù)節(jié)點引出測試端，與最終輸出端經過一個保護門后，連接到I／O端口上。保護門在兩輸入一致時為與，在兩輸入不一致時，鎖存上一狀態(tài)。反相器鏈輸入端接地，在正常狀態(tài)下，所有的輸出結果都是0。

圖4 單粒子瞬態(tài)脈沖寬度測試電路Fig.4 SET pulse width test method

當SET發(fā)生在反相器鏈的某一節(jié)點時，信號將沿反相器鏈傳播至最終的輸出端。這個SET信號將進入每個保護門的一個輸入端，即最后一個反相器的輸出端。但由于反相器鏈自身的延遲，進入保護門另一個輸入端的信號與到達最后一個反相器輸出端的SET信號之間會存在一定的延時。如果延時不超過瞬態(tài)脈沖的寬度，則該保護門輸出為1；如果延遲時間超過了SET寬度，則保護門的輸出為0。這樣，通過輸出端為1的個數(shù)就可判斷該瞬態(tài)脈沖的寬度等于幾個反相器的延遲。

2.5 單粒子鎖定效應測試

采用高端測電流方案，在電源端串聯(lián)一小電阻，采集電阻兩端電壓，用A／D轉換為數(shù)字信號進行采集。系統(tǒng)的電流監(jiān)測電路主要分為放大、監(jiān)測、閉鎖保護3部分。當電流實測值大于設定閾值時，關斷電源端繼電器，從而使器件斷電。當關斷時間到達設定值時，打開繼電器，被測器件上電，繼續(xù)進行后續(xù)測試。

3 測試系統(tǒng)軟硬件設計

3.1 測試系統(tǒng)硬件設計

系統(tǒng)硬件設計方案如圖5所示，主要由控制FPGA、待測FPGA、參照FPGA及相關外圍電路組成。控制FPGA是整個系統(tǒng)的核心，通過SPI及I／O接口實現(xiàn)對待測FPGA、參照FPGA的功耗電流測量；通過通用I／O與待測FPGA、參照FPGA進行通信，實現(xiàn)各項邏輯測試；通過NOIS－Ⅱ軟核和RS422接口實現(xiàn)與PC機的通信。綜合考慮各項測試需求，選定Altera EP3C16為控制FPGA芯片。待測FPGA與參照FPGA只實現(xiàn)內部相關測試邏輯，采用Actel公司的Pro ASIC3系列芯片A3P1000，只需提供核心電壓1.5 V，外部I／O電壓3.3 V，剩余管腳為通用I／O，與控制FPGA相連即可。

3.2 測試系統(tǒng)軟件設計

軟件包括待測FPGA程序、參照FPGA程序、控制FPGA程序及上位機控制程序。待測FPGA程序包括5項功能：SRAM讀寫測試、Flash ROM回讀測試、D觸發(fā)器鏈的SET效應測試、SET脈沖寬度測試及PLL的SET測試。參照FPGA主要參與完成PLL的SET測試。控制FPGA程序實現(xiàn)：控制FPGA PLL時鐘生成，待測FPGA和參照FPGA的頻率控制、功耗電流測試和電流關斷，待測FPGA SRAM的讀寫，F(xiàn)lash ROM的讀取，DFF SET效應計數(shù)，SET脈寬測試和PLL測試及其錯誤類型的檢測。上位機軟件主要完成測試初始化及效應結果顯示保存等功能。

圖5 系統(tǒng)硬件設計方案Fig.5 Hardware design scheme of test system

4 系統(tǒng)功能測試

4.1 實驗室測試

在本文中，SET脈沖寬度需用FPGA內部反相器鏈自身的延時來表示，因此必須知道每級反相器鏈的延時。本工作在A3P1000內設計了100級反相器，分別在10級的整數(shù)倍引出測試端，用示波器測得10級反相器的平均延遲為5.02 ns。由此可得，本方法測量SET脈沖寬度的精度約為1 ns（即兩級反相器的延時）。據(jù)文獻［8］報道，0.13μm工藝的CMOS器件中，單粒子瞬態(tài)電流的脈沖寬度通常在幾ns至十幾ns，因此該精度是可接受的。

一些研究［9］表明，反相器鏈對SET脈沖存在展寬／壓縮效應，這種效應對測量SET脈沖寬度存在影響。經實測分析，平均每級反相器產生的脈沖展寬約為4 ps。在本文SET脈寬測試中共設計100級反相器鏈，假設SET平均經過50級反相器傳播到輸出端，此時SET脈沖平均展寬為0.2 ns，相對本方法的測試精度1 ns和平均幾ns～十幾ns的SET脈寬，該展寬是可接受的。

此外，本文還設計了一套測試方法，在100級反相器鏈輸入端分別產生一個寬度為3、5、7 ns的脈沖信號，測得保護門輸出為1的個數(shù)分別為3、5、7，從而驗證了SET脈沖寬度測試功能的有效性。

4.2252Cf源輻照實驗測試

為進一步驗證系統(tǒng)功能，在252Cf源上開展一次單粒子效應實驗。252Cf是一種不穩(wěn)定核素，自發(fā)衰變產生α粒子、裂變碎片和中子。利用252Cf源產生的重離子碎片可產生單粒子效應，常用于單粒子效應測試系統(tǒng)調試。將去除表面封裝的待測器件對準源孔，置于真空腔體內。真空度達到幾十Pa時，重離子即可入射至芯片表面。圖6為252Cf源單粒子效應實驗裝置和測試系統(tǒng)計算機控制界面。

實驗進行24 h，實驗結果列于表1。其中，F(xiàn)lash ROM、PLL與時鐘網絡及SET脈沖寬度測試未觀察到單粒子效應，可能是由于252Cf源粒子注量率太低、穿透能力較差［10］、測試本身資源占用率低、粒子打在敏感位置上的概率過低等原因所致。只有在基于加速器的輻射模擬源上開展相關實驗才能徹底解決上述問題。

圖6252Cf源單粒子效應實驗裝置（a）和測試系統(tǒng)計算機控制界面（b）Fig.6252Cf single－event effect test facility（a）and control GUI of test system（b）

表1252Cf源輻照實驗結果Table 1252Cf irradiation test result

5 結論

本文建立的針對Flash型FPGA的單粒子效應在線測試系統(tǒng)具備SRAM／Flash ROM單粒子翻轉效應測試、D觸發(fā)器單粒子效應測試、PLL及時鐘網絡單粒子瞬態(tài)效應測試、單粒子瞬態(tài)脈沖寬度測試、單粒子鎖定效應測試等功能，較全面地覆蓋了Flash型FPGA中各種可能的單粒子效應失效模式。實驗室及252Cf源單粒子效應實驗結果驗證了系統(tǒng)功能的有效性，為開展針對Flash型FPGA的單粒子效應研究提供了測試手段。

［1］REZGUI S.Radiation－tolerant Pro ASIC3 FPGAs radiation effects［R］.Mountain View：Actel Corporation，2010.

［2］REZGUI S，WILCOX E P，LEE P，et al.Investigation of low dose rate and bias conditions on the total dose tolerance of a CMOS flash－based FPGA［J］.IEEE Transactions on Nuclear Science，2012，59（1）：134－143.

［3］TARRILLO J，AZAMBUJA J R，KASTENSMIDT F L.Analyzing the effects of TID in an embedded system running in a flash－based FPGA［J］.IEEE Transactions on Nuclear Science，2011，58（6）：2 855－2 862.

［4］KASTENSMIDT F L，F(xiàn)ONSECA E C P，VAZ R G.TID in flash－based FPGA：Power supplycurrent rise and logic function mapping effects in propagation－delay degradation［J］.IEEE Transactions on Nuclear Science，2011，58（4）：1 927－1 934.

［5］姚志斌，何寶平，張鳳祁，等.靜態(tài)隨機訪問存儲器型現(xiàn)場可編程門陣列輻照效應測試系統(tǒng)研制［J］.強激光與粒子束，2009，21（5）：749－754.YAO Zhibin，HE Baoping，ZHANG Fengqi，et al.Development of measurement system for radiation effect on static random access memory based field programmable gate array［J］.High Power Laser and Particle Beams，2009，21（5）：749－754（in Chinese）.

［6］王忠明，姚志斌，郭紅霞，等.SRAM型FPGA的靜態(tài)與動態(tài)單粒子效應試驗［J］.原子能科學技術，2011，45（12）：1 506－1 510.WANG Zhongming，YAO Zhibin，GUO Hongxia，et al.Static and dynamic tests of single－event effect in SRAM－based FPGA［J］.Atomic Energy Science and Technology，2011，45（12）：1 506－1 510（in Chinese）.

［7］張洪偉，于慶奎，張大宇，等.大容量Flash存儲器空間輻射效應試驗研究［J］.航天器工程，2011，20（6）：130－134.ZHANG Hongwei，YU Qingkui，ZHANG Dayu，et al.Radiation effect test on large capacity Flash memories［J］.Spacecraft Engineering，2011，20（6）：130－134（in Chinese）.

［8］VRONIQUE F C，LLOYD W M，GOUKER P.Single event transients in digital CMOS：A review［J］.IEEE Transactions on Nuclear Science，2013，60（6）：1 767－1 790.

［9］趙雯.基于查找表的SET耦合注入與SET傳播特性研究［D］.西安：西北核技術研究所，2011.

［10］范雪，李平，李威，等.252Cf源和重離子加速器對FPGA的單粒子效應［J］.強激光與粒子束，2011，23（8）：2 229－2 233.FAN Xue，LI Ping，LI Wei，et al.Single event effects on FPGA of califormium－252 and heavyion accelerator［J］.High Power Laser and Particle Beams，2011，23（8）：2 229－2 233（in Chinese）.

Development of Single－event Effect Test System for Flash－based FPGA

WANG Zhong－ming，YAN Yi－h(huán)ua，CHEN Rong－mei，WANG Yuan－ming，ZHAO Wen，ZHANG Feng－qi，GUO Xiao－qiang，GUO Hong－xia
（State Key Laboratory of Intense Pulsed Radiation Simulation and Effect，Northwest Institute of Nuclear Technology，Xi’an 710024，China）

A single－event effect test system for Flash－based FPGA was developed.The system can be used for SRAM／Flash ROM single－event upset effect test，D－flip flop single－event effect test，PLL and clock network single－event transient effect test，and single－event transient pulse width test.The test methods and hardware／software solutions were described in this paper.

single－event effect；Flash－based FPGA；single－event transient

TN386.1

：A

：1000－6931（2015）12－2266－06

10.7538／yzk.2015.49.12.2266

2014－08－20；

：2015－01－10

王忠明（1984—），男，內蒙古呼倫貝爾人，副研究員，博士，從事大規(guī)模集成電路的單粒子效應研究