針對暗目標的幀轉移面陣CCD成像系統(tǒng)設計?

張玉衡12顏毅華1

(1中國科學院國家天文臺太陽活動重點實驗室北京100012)

(2中國科學院大學北京100049)

針對暗目標的幀轉移面陣CCD成像系統(tǒng)設計?

張玉衡1,2?顏毅華1?

(1中國科學院國家天文臺太陽活動重點實驗室北京100012)

(2中國科學院大學北京100049)

為了實現(xiàn)在深空探測中對暗弱天體目標的低噪聲觀測要求,提出了一種穩(wěn)定簡單的空間相機成像系統(tǒng)的設計方法.基于英國E2V公司的背照式幀轉移面陣CCD(CCD47-20AIMO),給出了系統(tǒng)各組成部分的電路設計原理.其中相關雙采樣型模擬-數(shù)字轉換器(AD)和動態(tài)存儲器(SDRAM)的運用可以有效抑制圖像信號中的相關噪聲.此外,還提出了便于調(diào)整曝光時間的驅動控制方法,將感光階段的曝光時間獨立出一個可調(diào)延時,使成像系統(tǒng)更適于長曝光時間的調(diào)整要求.成像系統(tǒng)采用Altera公司的CycloneIII系列的EP3C25Q240C8型現(xiàn)場可編程門陣列(FPGA)作為核心控制器件,驅動的編寫按照各器件功能進行模塊化設計,具有很強的可移植性.對成像系統(tǒng)的各時序端進行的仿真和實測結果表明驅動電路工作正常,系統(tǒng)設計符合預期要求.

航天器:儀器

1 引言

深空探測是我國航天事業(yè)的三大領域之一,繼嫦娥一號對月探測的成功實施,我國將逐步開展對整個太陽系的深空探測活動.深空探測不受地球輻射帶影響,不受地球遮擋,相對于地面觀測手段而言,可連續(xù)獲得精度更高的觀測數(shù)據(jù).空間相機是深空探測器上重要的圖像采集單元.在觀測遙遠的暗弱天體時,圖像傳感器通常需要經(jīng)過較長時間的曝光來收集光信號.這種長時間的感光和光電荷轉移過程,會使系統(tǒng)內(nèi)部噪聲對信號的污染變重.為了適應微光和低噪聲工作的系統(tǒng)要求,成像系統(tǒng)在構建時需要在傳感器的選型、相機拍攝模式的設計、曝光時間的調(diào)控方法等方面作特殊考慮.基于上述背景,本文提出了一種穩(wěn)定且電路結構簡單的空間相機成像系統(tǒng)的設計方法[1?3].

CCD電荷耦合器件是一種高性能的光電圖像傳感器,根據(jù)結構面陣CCD可分為行轉移式、幀轉移式和全幀式.幀轉移式CCD由于其結構上的特點,CCD像素一半用于感光,一半遮光用于數(shù)據(jù)存儲.這種結構可以使感光區(qū)像素曝光后直接轉移到存儲區(qū),具有很方便的“電子快門”效果.對比起來,全幀式CCD的整個CCD像素都用于感光,成像時需要借助快門,在曝光結束后遮蔽整個CCD才能進行光信息的轉移和傳輸.對于深空探測器而言,由于幀轉移式CCD具有電子快門的特性,成像系統(tǒng)無需安裝機械快門,可以有效降低結構復雜性,提高可靠性和維修性.E2V公司生產(chǎn)的背照式幀轉移型面陣CCD(CCD47-20AIMO)就是這一類型的CCD,其高靈敏度和低噪聲的特點也極適于微光工作的場合.因此選擇它作為核心圖像傳感器.

AD采樣的類型和速率以及供電電壓平穩(wěn)度是影響成像系統(tǒng)噪聲高低的主要因素.本系統(tǒng)使用了高速相關雙采樣型AD轉換器,可以有效抑制CCD中的相關噪聲.

對于暗弱目標的拍攝,需要較長的曝光時間作為保證,且曝光時間的調(diào)整方法不能降低圖像的質量.曝光時間的兩種常見調(diào)整方法是:(1)改變系統(tǒng)整體的工作頻率,進而改變曝光階段的工作時間.(2)系統(tǒng)的工作頻率不變,給系統(tǒng)定義一個基本曝光時間和延時.通過更改延時,改變總的曝光時間.在一張照片的拍攝流程中,各個工作環(huán)節(jié)都由系統(tǒng)工作頻率決定.在相同的系統(tǒng)工作頻率下,每個環(huán)節(jié)的工作時間是一定的.因此,對于快速曝光且曝光時間常常變化的場合,方法一最為簡單.只需改變系統(tǒng)主頻,就可以改變曝光時間,不用對程序做其他調(diào)整.但是在曝光時間很長且圖像幅面大的場合,這種方法會使圖像在傳輸環(huán)節(jié)因主頻下降而大大增加信號的輸出時間,影響信號質量和輸出效率.對比起來,方法二不改變主頻,僅僅對曝光時間部分做了調(diào)整,不影響圖像傳輸?shù)钠渌h(huán)節(jié),圖像的質量和輸出速度不變.由于曝光時間的調(diào)整被獨立出來,這種設定方法在長曝光的場合顯得更加方便和清晰.本系統(tǒng)采用了方法二的曝光調(diào)整方式,并將驅動的功能模塊化,便于硬件功能的移植.

下面就成像系統(tǒng)的具體實現(xiàn)方法進行詳細說明.

2 幀轉移面陣CCD47-20AIMO的結構和工作原理

CCD47-20AIMO是英國E2V公司生產(chǎn)的一款低噪聲背照式的幀轉移面陣CCD.其性能參數(shù)如表1所示.

它采用背照結構,峰值量子效率超過90%,具有極低的暗電流和較小的讀出噪聲,在20 kHz讀出速率時,讀出噪聲小于2.0 e?rms,非常適于暗目標的探測.這款CCD有雙路輸出和單路輸出兩種輸出模式,支持200～1100 nm范圍的光譜信號.光譜響應特征曲線如圖1所示.

CCD47-20AIMO芯片由感光區(qū)、存儲區(qū)、水平移位寄存器和輸出電路等部分組成,結構如圖2所示.感光區(qū)為CCD的光敏單元陣列,用于在感光階段進行光電轉換積累電荷.感光時間的長短根據(jù)探測目標的曝光時間要求而定.這期間感光區(qū)不與存儲區(qū)發(fā)生電荷轉移.在感光階段結束后,感光區(qū)捕獲到的電荷將被快速轉移到存儲區(qū),存儲區(qū)的電荷通過水平移位寄存器逐行讀出,最終通過放大器將電荷轉換為電壓輸出.

CCD47-20AIMO型幀轉移面陣CCD的驅動過程主要通過控制感光區(qū)時鐘I?1、I?2、I?3,存儲區(qū)時鐘S?1、S?2、S?3,讀出時鐘R?1、R?2、R?3、?R,轉移存儲門DG的相應時序,實現(xiàn)一個幀周期內(nèi)兩個主要工作階段,即感光階段、轉移階段.兩個階段交替進行,實現(xiàn)照片的連續(xù)曝光和輸出.

表1 CCD47-20AIMO性能參數(shù)Table 1The CCD47-20AIMO performance indexes

圖1 在?20°C時CCD47-20AIMO的光譜響應特征[4]Fig.1 The spectrum response characteristic of CCD47-20AIMO at?20°C[4]

在感光階段,感光區(qū)時鐘I?1、I?2、I?3保持低電平不變收集電荷,同時存儲區(qū)時鐘和讀出時鐘發(fā)出行轉移脈沖序列.當行轉移周期數(shù)大于或等于1 028個周期后,上一幀存儲的圖像信號被完全輸出,存儲區(qū)時鐘和讀出時鐘保持低電平等待狀態(tài).此時若感光時間大于該時間,則繼續(xù)保持持續(xù)電平等待狀態(tài).在轉移階段,感光區(qū)時鐘和存儲區(qū)時鐘發(fā)出三相移位脈沖進行當前曝光幀圖像的幀轉移過程.當幀轉移周期持續(xù)1 033個周期后結束.

圖2 CCD47-20AIMO的結構示意圖[4]Fig.2 The diagram of CCD47-20AIMO structure[4]

由此可見,在一張照片拍攝的幀周期中,感光階段中存儲區(qū)向移位寄存器電荷輸出的時間(≥1028個脈沖周期)和幀轉移階段感光區(qū)電荷向存儲區(qū)轉移的時間(1 033個脈沖周期)是固定的.當感光時間較長時,曝光時間的延遲通過存儲區(qū)時鐘和讀出時鐘低電平等待實現(xiàn).對暗弱的天體進行拍攝時,感光持續(xù)時間大多較長,從半分鐘到數(shù)小時不等.根據(jù)CCD47-20AIMO的特點,可以把多出的感光時間獨立出來變?yōu)榭烧{(diào)延時,放在感光階段的后部,形成更適于長曝光時間調(diào)整的工作模式.工作模式示意圖如圖3所示.

圖3 CCD47-20AIMO工作模式示意圖Fig.3 The diagram of CCD47-20AIMO operating mode

3 成像系統(tǒng)的驅動電路設計

幀轉移面陣CCD47-20AIMO的驅動電路由時序產(chǎn)生單元FPGA(現(xiàn)場可編程門陣列)、CCD時序驅動單元、相關雙采樣AD、SDRAM緩存器、電源變換電路、電源等部分組成.總體結構框圖如圖4所示.

圖4 CCD成像系統(tǒng)驅動電路總體結構框圖Fig.4 The structure diagram of drive circuit of CCD imaging system

被照物體經(jīng)由光學鏡頭成像至感光區(qū).CCD經(jīng)過曝光、幀傳輸、幀轉移等工作過程將圖像信號輸出.該圖像的模擬信號通過AD轉換器轉換為12位數(shù)字信號后,暫存在SDRAM中.最后經(jīng)過USB2.0傳輸總線將信號傳至上位機并保存為圖像.在整個系統(tǒng)設計中,FPGA作為核心控制器件,發(fā)出系統(tǒng)中所需要的所有時序脈沖序列,控制CCD、AD轉換器、SDRAM的數(shù)據(jù)存取以及USB數(shù)據(jù)傳輸.

本文中采用Altera公司生產(chǎn)的CycloneIII系列的EP3C25Q240C8型FPGA來實現(xiàn)上述時序產(chǎn)生功能.由于FPGA輸出的驅動脈沖電平為0～+3.3 V,帶載能力不足以驅動CCD這類大電容負載,所以需要相應的電平轉換電路即時序驅動電路,將FPGA產(chǎn)生的較弱的脈沖信號轉變?yōu)檩^強的驅動脈沖供CCD使用.

CCD47-20AIMO共需15路驅動時鐘,各路時鐘要求的電壓范圍均不同,其中感光區(qū)時鐘(+15 V)I?1、I?2、I?3,存儲區(qū)時鐘(+15 V)S?1、S?2、S?3,讀出時鐘(+10 V,+12 V)R?1R、R?2R、R?3R、?RR(右路)、R?1L、R?2L、R?3L、?RL(左路),清除電荷用時鐘DG.各路驅動電路是基于EL7212CS來實現(xiàn)的.EL7212CS是一款高速的雙通道功率MOSFET驅動器,可驅動1 000 pF以上的大電容負載.由于該芯片可實現(xiàn)?0.3～+16.5 V之間的電平轉換,可使輸出的電壓與加載的偏置電壓幅值相同,因此僅通過簡單的改變偏置電壓即可改變輸出電壓,很方便地實現(xiàn)不同電壓幅度的輸出要求.感光區(qū)時鐘驅動電路如圖5所示.圖中,PI1、PI2、PI3為與FPGA相連的引腳,Io1、Io2、Io3為CCD感光區(qū)時鐘接腳.其他各路時鐘驅動電路形式與感光區(qū)完全相同.

CCD輸出的信號包含大量的噪聲,其中以CCD輸出結構產(chǎn)生的復位噪聲為主要因素,如果不消除,將嚴重影響信號的信噪比.相關雙采樣是信號處理電路的關鍵,它對復位噪聲和參考電平的變化可用相關特性加以抑制,這項技術基本上可以將噪聲降低一個數(shù)量級.VSP5000就是采用相關雙采樣技術制成的一款12位AD,最大30 MHz采樣率,其內(nèi)部有內(nèi)置放大器,可以對AD轉換前的模擬信號做內(nèi)部放大后再輸出.相關雙采樣在每個像素周期內(nèi)對參考電平和信號電平各進行一次采樣,其工作模式如圖6所示.其中CCD輸出信號的參考電平和信號電平分別由SHP和SHD在各自的上升沿進行采樣.將兩次采樣值相減就可抑制視頻信號中的相關噪聲,兩次采樣之差即視頻信號的真實成分.

圖5 CCD47-20AIMO感光區(qū)時鐘驅動電路Fig.5 The clock drive circuit of CCD47-20AIMO image area

圖6 相關雙采樣模式圖[5]Fig.6 The diagram of correlated double sampling[5]

為保證CCD各驅動單元的正常工作,要提供所需的直流偏置電壓.根據(jù)CCD傳感器及AD轉換器等部件的電壓需求,偏置電壓電路要產(chǎn)生+29 V(OD)、+17 V(RD)、+15 V(Io1～Io3、So1～So3)、+12 V(oR)、+10 V(Ro1～Ro3)、+9.5 V(SS)、+5 V (FPGA)、+3.3 V(FPGA、VSP5000)、+3 V(OG)等9種電壓[6].LM2596開關電壓調(diào)節(jié)器是一款降壓型電源管理單片集成電路,能夠輸出3 A的驅動電流,具有很好的線性和負載調(diào)節(jié)特性,其可調(diào)版本可以輸出小于37 V的各種電壓.該器件內(nèi)部集成頻率補償和固定頻率發(fā)生器,開關頻率為150 kHz,與低頻開關調(diào)節(jié)器相比較,可以使用更小規(guī)格的濾波元件,功耗小、效率高.由于驅動要求的9種電壓均小于37 V,故所有直流偏壓都采用該器件實現(xiàn).偏壓電路的產(chǎn)生原理圖如圖7所示.輸出偏壓的幅值通過電阻R2進行調(diào)整.

由于CCD的數(shù)據(jù)輸出是間斷的,且其輸出的速率與最終數(shù)據(jù)總線的傳輸速率不一致,這就需要一個存儲設備作為數(shù)據(jù)緩沖區(qū)來緩存數(shù)據(jù).圖像數(shù)據(jù)從CCD輸出后經(jīng)AD轉換,先存入緩存器中,待整幀圖像都輸出結束后,再從緩存器中集中輸出,這樣可以有效避免因輸出速率不匹配而造成的數(shù)據(jù)丟失.這里選用了同步動態(tài)存儲器(SDRAM)作為緩存器.它與同樣體積的靜態(tài)存儲器相比,耗電量低,容量更大,更適合小體積低功耗系統(tǒng)設計的需要.CCD47-20AIMO輸出的一幀圖片容量約為12M位, HY57V641620存儲容量為4組×16M位(8M字節(jié)),可存儲約4幀圖像,滿足緩存容量要求.

圖7 直流偏壓產(chǎn)生原理圖Fig.7 The schematic for producing DC bias

4 成像系統(tǒng)的驅動時序設計

對于整個成像系統(tǒng),CCD的驅動時序及各核心器件的控制脈沖均由FPGA產(chǎn)生.使用Verilog語言對驅動時序進行硬件描述.為了方便時序的設計調(diào)試以及未來的移植,各驅動采用模塊化的形式分別編寫.CCD及AD驅動部分轉化為CCD&AD驅動模塊,存儲器驅動轉化為SDRAM控制器模塊,USB2.0驅動轉化為輸出接口模塊.其中CCD&AD驅動模塊的編寫較為特殊.

在感光階段的前部分,光信息電荷由存儲區(qū)向移位寄存器輸出,即由CCD的信號輸出端OS端輸出模擬信號.在幀周期的其他階段,信號輸出端OS端的輸出均保持為高電平.因此,CCD的有效信號輸出是間斷的,并且AD的工作是伴隨著這個信號的輸出一同進行的.將AD的驅動控制和CCD驅動的編寫做一體化處理,可以簡化信號的處理過程. AD只在CCD有有效信號輸出時進行工作,其他時段則關閉不轉換,既可以保證工作效率又可以防止非有效信號的誤轉換給系統(tǒng)帶來的干擾.CCD&AD驅動模塊結構框圖如圖8所示.

圖8 CCD&AD驅動模塊結構框圖Fig.8 The structure diagram of CCD&AD drive modules

整個成像系統(tǒng)的驅動由主流程控制,根據(jù)對象的拍攝要求安排各個子功能單元的執(zhí)行次序,在相應時間點調(diào)用各功能模塊.成像系統(tǒng)的主控制流程如圖9所示.該主流程描述了一張照片拍攝的全過程,經(jīng)過初始化、曝光、轉移、輸出后結束.曝光時間通過調(diào)整延遲進行修改.該流程在啟動后僅可完成一張照片的拍攝,將來若想進行連續(xù)拍照,還需要將拍攝的中間過程改為循環(huán)結構.

圖9 成像系統(tǒng)主控制流程圖Fig.9 The master control fl ow chart of imaging system

5 實驗結果

首先在Altera公司的QuartusII集成開發(fā)環(huán)境下仿真成像系統(tǒng)中各核心器件的驅動時序的邏輯.圖10、圖11分別所示的是CCD驅動和AD驅動的時序仿真結果.

由于仿真系統(tǒng)仿真時間的限制,為了方便查看成像系統(tǒng)在整個圖像幀中各個階段時序的產(chǎn)生情況,各路時序行轉移像素的數(shù)目縮小為3行(實際為1 024行).由仿真結果可見,CCD和AD驅動的時序設計與器件說明書要求一致.

檢測成像系統(tǒng)中各種電源正常后,安裝幀轉移面陣CCD47-20AIMO,用示波器檢測CCD的輸出信號和AD轉換信號.圖12所示為示波器輸出結果.由示波器的輸出結果表明,CCD輸出端OS已根據(jù)成像系統(tǒng)的主流程控制輸出了相應的模擬信號,相關雙采樣AD的前端采樣端SHP的上升沿也恰好與模擬信號參考電平輸出時刻相對齊,證明CCD與AD驅動的時序輸出和驅動電路的工作是正常的.

圖10 CCD時序后仿真圖Fig.10 The post simulation map of CCD time series

圖11 AD轉換器CDS模式下后仿真圖Fig.11 The post simulation map of AD converter in the CDS mode

圖12 CCD輸出信號與AD在CDS模式下采樣的結果Fig.12 The sampling results of CCD output signal and AD in the CDS mode

6 結論

本文針對暗目標拍攝的特點和幀轉移面陣CCD結構的特殊性,結合CCD47-20AIMO提出了一種穩(wěn)定簡單的幀轉移面陣CCD成像系統(tǒng)的設計方法.文中著重介紹了驅動電路的設計方法及成像系統(tǒng)的簡單拍攝流程設計.在圖像拍攝的幀周期中,將曝光時間獨立為可調(diào)延時,通過調(diào)整該延時時間來控制曝光時間.對于各類具有長曝光拍攝需求的暗弱目標而言,這種方法很方便地解決了曝光時間的調(diào)整問題.本文在最后分別對成像系統(tǒng)的各時序端進行了仿真和實測,驗證了驅動電路的正常工作.

深空探測作為航天技術取得重大成就的基礎上進行的探測活動,是我國進一步發(fā)展航天領域的必然選擇.本文所研究的成像系統(tǒng)作為對空間相機驅動的技術預研,為最終研制深空探測器上的高性能空間面陣CCD相機提供了必要的硬件準備.

[1]蔡文貴,李永遠,許振華.CCD技術及應用.北京:電子工業(yè)出版社,1992:2-34

[2]劉巨,薛軍,任建岳.宇航學報,2009,30:422

[3]賀小軍,王金玲,金光.宇航學報,2012,33:1354

[4]E2V Corporation.CCD47-20 Back Illuminated High Performance AIMO data sheet,2007:5-11

[5]TEXAS INSTRUMENTS.VSP5000 data sheet,2002:8

[6]冉曉強,汶德勝.科學技術與工程,2005,5:1685

Design of Frame Transfer Area CCD Imaging System for Dark Objects

ZHANG Yu-heng1,2YAN Yi-hua1
(1 Key Laboratory of Solar Activity，National Astronomical Observatories of Chinese Academy of Sciences,Beijing 100012)
(2 University of Chinese Academy of Sciences,Beijing 100049)

To realize the requirement of low-noise observation of the dark objects in deep-space missions,a simple and stable design method for the imaging system of space camera is proposed in this paper,and it is performed for the schematic circuit diagram design of each part of the CCD47-20 back illuminated AIMO produced by E2V company.The long exposure for the dark object observation can be realized by adjusting the delay time.The imaging system circuit uses the synchronous dynamic random access memory(SDRAM)and correlated double sampling(CDS)analog-to-digital converter(AD)which can remove the noise in the image signal.The Altera’s CycloneIII EP3C25Q240C8 fi eld programmable gate array(FPGA)is adopted as the core control device in the imaging system to write the driver,which is modularly designed and portable as well.The simulation and measurement show that the drive circuit works normally to satisfy the requirement of systematic design.

space vehicles:instruments

P111;

A

10.15940/j.cnki.0001-5245.2015.03.009

2014-10-24收到原稿,2014-11-17收到修改稿?國家自然科學基金項目(11221063)資助

?yhzhang@bao.ac.cn

?yyh@bao.ac.cn