基于PCI Express的雙路IEEE 1394b接口卡的設(shè)計(jì)與實(shí)現(xiàn)

馮源等

摘 要： 在此選用PLX公司的橋芯片PEX8114，設(shè)計(jì)并實(shí)現(xiàn)基于PCIe架構(gòu)的雙路1394b總線接口卡的硬件平臺(tái)。在該平臺(tái)上進(jìn)行基于VxWorks操作系統(tǒng)的1349b驅(qū)動(dòng)開發(fā)和主機(jī)PCIe接口驅(qū)動(dòng)開發(fā)。經(jīng)過(guò)與1394總線測(cè)試設(shè)備的驗(yàn)證測(cè)試，兩路1394b總線接口可以實(shí)現(xiàn)400 Mb/s的高速數(shù)據(jù)實(shí)時(shí)傳輸，證明了該模塊系統(tǒng)應(yīng)用的可行性和可靠性，對(duì)其他通信系統(tǒng)的設(shè)計(jì)具有參考價(jià)值。

關(guān)鍵詞： IEEE 1394b； OHCI； PCI Express； 高速串行總線； PowerPC處理器

中圖分類號(hào)： TN915.04?34； TP336 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2015）12?0033?06

0 引 言

隨著嵌入式控制領(lǐng)域?qū)Υ笕萘俊⒏咚?、?shí)時(shí)數(shù)據(jù)傳輸需求的不斷增長(zhǎng)，以IEEE 1349b總線為代表的新一代串行總線應(yīng)運(yùn)而生，在工業(yè)控制、汽車和航空航天等領(lǐng)域應(yīng)用越來(lái)越廣。同時(shí)由于總線速率和處理器主頻的不斷增強(qiáng)，要實(shí)現(xiàn)外部高速總線數(shù)據(jù)的傳輸和處理，還必須選擇與之匹配的主機(jī)接口來(lái)實(shí)現(xiàn)外部總線協(xié)議邏輯與處理器的高速互聯(lián)。采用傳統(tǒng)的PCI總線的并行數(shù)據(jù)傳輸接口已經(jīng)無(wú)法滿足芯片級(jí)互連對(duì)帶寬、成本、靈活性及可靠性的要求。串行點(diǎn)對(duì)點(diǎn)的PCI Express（簡(jiǎn)稱PCIe）總線克服了PCI總線在系統(tǒng)帶寬、可靠性和可擴(kuò)展性等方面的固有缺陷。

本文針對(duì)PCIe的技術(shù)優(yōu)勢(shì)，采用PCIe?PCI橋芯片（PEX8114），實(shí)現(xiàn)了雙路IEEE 1394b總線接口卡。1394鏈路層接口以高速DMA方式將數(shù)據(jù)傳輸?shù)街鳈C(jī)，以滿足高速實(shí)時(shí)采集的應(yīng)用需求。

1 IEEE 1394b總線網(wǎng)絡(luò)簡(jiǎn)介

IEEE 1394b通信系統(tǒng)的層次結(jié)構(gòu)見圖1。1394節(jié)點(diǎn)由主機(jī)和1394接口兩部分組成。其中驅(qū)動(dòng)和應(yīng)用軟件駐留在主機(jī)上，驅(qū)動(dòng)軟件以一組標(biāo)準(zhǔn)API函數(shù)形式提供給應(yīng)用程序，應(yīng)用程序通過(guò)調(diào)用驅(qū)動(dòng)軟件完成對(duì)1394b模塊功能的使用、管理與控制。1394b接口模塊主要實(shí)現(xiàn)了3個(gè)協(xié)議層：事務(wù)層（Transaction layer）、鏈路層（LLC）和物理層（PHY）。

1394b通信可以同時(shí)支持等時(shí)和異步傳輸模型和服務(wù)，可以滿足不同應(yīng)用的要求。異步傳輸是一種確認(rèn)的傳輸方式，用于對(duì)數(shù)據(jù)傳輸?shù)目煽啃砸筝^高的場(chǎng)合。等時(shí)傳輸是一種無(wú)應(yīng)答的傳輸方式，強(qiáng)調(diào)數(shù)據(jù)的實(shí)時(shí)性，特別適合大容量圖像和視頻數(shù)據(jù)的傳輸。

由于IEEE 1394b總線高帶寬、低延遲、支持獨(dú)立于主機(jī)的點(diǎn)對(duì)點(diǎn)傳輸、良好的可擴(kuò)展性和升級(jí)能力等特點(diǎn)，使其可以作為航空航天領(lǐng)域設(shè)備的互聯(lián)總線。特別是隨著航空電子設(shè)備智能化、自動(dòng)化功能的增強(qiáng)，使基于圖像識(shí)別、跟蹤和測(cè)量變得日益重要，大容量高速傳輸圖像數(shù)據(jù)成為航空電子系統(tǒng)的一個(gè)重要特點(diǎn)。所以充分利用IEEE 1394b總線的這些優(yōu)越性能，適時(shí)地將其應(yīng)用到航空電子統(tǒng)一網(wǎng)絡(luò)中，可視為解決通信問(wèn)題的明智選擇。

2 系統(tǒng)硬件設(shè)計(jì)

PCIe?1394b接口卡實(shí)現(xiàn)基于IEEE 1394b協(xié)議的總線收發(fā)功能。主機(jī)通過(guò)PCIe總線接口來(lái)訪問(wèn)1394b的鏈路層寄存器和數(shù)據(jù)緩沖區(qū)，從而實(shí)現(xiàn)主機(jī)對(duì)1394b接口卡的配置和數(shù)據(jù)收發(fā)功能。1394b的物理層芯片的一端與鏈路層芯片的物理層和鏈路層接口相連，另一端為收發(fā)傳輸、仲裁提供電氣接口。1394b的物理層端口和模塊連接器之間采用有源變壓器進(jìn)行隔離耦合，以保證總線的信號(hào)品質(zhì)和有效通信距離。其功能架構(gòu)圖如圖2所示。

在本文中，主機(jī)作為1394b節(jié)點(diǎn)的控制器，系統(tǒng)加電后，主機(jī)通過(guò)PCIe接口對(duì)1394b鏈路層芯片進(jìn)行初始化，包括初始化寄存器、設(shè)置各個(gè)FIFO的大小、使能中斷、設(shè)置工作方式等。主機(jī)在本地SRAM中分別開辟了發(fā)送和接收緩沖區(qū)，1394鏈路層芯片TSB82AA2工作于異步DMA傳輸方式。主機(jī)將需要發(fā)送的數(shù)據(jù)寫入發(fā)送緩沖區(qū)后，然后啟動(dòng)鏈路層芯片發(fā)送通道DMA控制器，鏈路層芯片從主機(jī)的發(fā)送緩沖區(qū)中將數(shù)據(jù)搬移到鏈路層芯片內(nèi)的FIFO中，最后由鏈路層芯片完成FIFO數(shù)據(jù)的發(fā)送。數(shù)據(jù)接收時(shí)，當(dāng)接收節(jié)點(diǎn)的物理層芯片TSB41BA3D檢測(cè)到數(shù)據(jù)包到達(dá)時(shí)，物理層芯片根據(jù)接收的上下文配置，將匹配成功的數(shù)據(jù)包上傳鏈路層接收FIFO中，鏈路層啟動(dòng)接收通道DMA控制器將接收FIFO中的數(shù)據(jù)直接搬移到主機(jī)的接收緩沖區(qū)中，完成數(shù)據(jù)的接收。

2.1 PCIe主機(jī)接口的實(shí)現(xiàn)

實(shí)現(xiàn)通用PCIe總線接口主要有以下兩種方式：

（1） 專用橋接口芯片。專用橋接口芯片可以實(shí)現(xiàn)完整的PCIe主控模塊和目標(biāo)模塊接口功能，將復(fù)雜的PCIe總線轉(zhuǎn)換為相對(duì)簡(jiǎn)單的本地總線。這樣用戶可以集中精力于應(yīng)用方面的開發(fā)，而不是費(fèi)力調(diào)試PCIe總線接口。而且此類接口芯片有完整的參考電路可以借鑒，降低了開發(fā)難度，提高了開發(fā)的效率。目前，PLX公司已推出了此類功能芯片有PEX8112和PEX8114等。

（2） 可編程邏輯設(shè)計(jì)方案?，F(xiàn)階段，主流的FPGA和DSP廠商都在其產(chǎn)品中集成了基于PCIe協(xié)議的IP核，其優(yōu)點(diǎn)在于高度集成，節(jié)省PCB資源，具有靈活的可編程性，但開發(fā)難度比較大，開發(fā)周期比較長(zhǎng)。

2.2 基本硬件配置

PCIe?1394b接口卡1394的鏈路層芯片選用TI公司的TSB82AA2，該芯片帶有獨(dú)立的PCI控制器，內(nèi)部帶有多個(gè)DMA發(fā)送通道和接收通道。物理層選用TI公司支持S400β傳輸模式，并提供3個(gè)端口的物理層芯片TSB41BA3。選用PULSE生產(chǎn)的1394b專用有源變壓器實(shí)現(xiàn)1394b物理層端口和模塊連接器之間隔離耦合。采用PLX公司的橋芯片PEX8114實(shí)現(xiàn)主機(jī)PCIe接口到1394鏈路層芯片PCI接口的協(xié)議轉(zhuǎn)換。

如圖2所示，PCIe?1394b接口卡硬件電路包括：電源電路、時(shí)鐘電路、鏈路層電路、物理層電路和主機(jī)接口電路。

2.3 1394b接口電路的實(shí)現(xiàn)

鏈路層芯片TSB82AA2提供了PCI主機(jī)接口和與物理層連接接口，實(shí)現(xiàn)CRC校驗(yàn)以及同步服務(wù)，該芯片中集成了中斷寄存器、發(fā)送/接收FIFO和DMA通道控制器。物理層芯片完成物理層功能，實(shí)現(xiàn)仲裁機(jī)制，對(duì)收發(fā)信號(hào)進(jìn)行編碼/解碼。

1394b的鏈路層?物理層接口交聯(lián)信號(hào)包括PCLK、LCLK_PMC、CTL0?CTL1、D0?D7、LREQ、PINT、LPS以及S5_LKON，具體連接方式如圖3所示。

2.4 高速電路與PCB設(shè)計(jì)

1394b接口卡的PCB設(shè)計(jì)遵循高速信號(hào)布線和信號(hào)完整性的要求。PCIe?1394b接口卡主要包括PCIe接口和1394b總線接口兩部分高速電路設(shè)計(jì)。模塊設(shè)計(jì)時(shí)主要考慮了以下幾點(diǎn)：

（1） 元器件布局合理，應(yīng)盡量保持1394物理/鏈路層接口接近，PCIe橋芯片與主機(jī)連接器接近，以減少噪聲耦合和信號(hào)的損耗；

（2） 電源變換芯片的位置應(yīng)遠(yuǎn)離晶振、1394物理層、高速信號(hào)等敏感區(qū)域，并且耦合電容應(yīng)盡量靠近各芯片的電源管腳，以減少噪聲耦合的機(jī)會(huì)；

（3） 1394物理端口應(yīng)設(shè)計(jì)端接網(wǎng)絡(luò)以實(shí)現(xiàn)與線纜傳輸線的阻抗匹配，并且端接網(wǎng)絡(luò)盡量靠近物理層芯片的TP管腳；

（4） 1394和PCIe總線都采用差分信號(hào)，差分信號(hào)對(duì)在走線時(shí)要求同一組內(nèi)的差分信號(hào)嚴(yán)格等長(zhǎng)，組和組之間的信號(hào)長(zhǎng)度盡量一致，以保證信號(hào)編碼的對(duì)稱性；

（5） 時(shí)鐘信號(hào)是敏感信號(hào)，PCIe總線接口的100 MHz差分時(shí)鐘，1394b物理層的49.152 MHz，以及物理層鏈路層接口的98.304 MHz的時(shí)鐘信號(hào)。這些時(shí)鐘信號(hào)線應(yīng)盡量少打過(guò)孔，避免與其他信號(hào)線并行走線，避開電源，對(duì)時(shí)鐘線進(jìn)行必要的保護(hù)，將其放在單獨(dú)的層中，適當(dāng)增加線間距，周圍流出額外的間隙等；

（6） 其他減少電磁干擾的措施還包括：保證地線回路與信號(hào)通路盡量接近，避免地線回路不連續(xù)，布線時(shí)不使用90°拐角的信號(hào)線等。

3 VxWorks環(huán)境下驅(qū)動(dòng)的開發(fā)

在本文中與該1394b接口卡適配的主機(jī)采用飛思卡爾公司的PowerPC8640處理器，移植嵌入式實(shí)時(shí)操作系統(tǒng)VxWorks5.5，在Tornado環(huán)境下開發(fā)系統(tǒng)驅(qū)動(dòng)。驅(qū)動(dòng)軟件作為應(yīng)用程序與硬件通信的橋梁，對(duì)系統(tǒng)性能有著重要影響，可靠的驅(qū)動(dòng)軟件是硬件穩(wěn)定運(yùn)行的保證。

PCIe?1394b接口卡驅(qū)動(dòng)軟件結(jié)構(gòu)圖如圖4所示，驅(qū)動(dòng)軟件主要由主機(jī)PCIe接口驅(qū)動(dòng)和IEEE 1394b總線驅(qū)動(dòng)組成。

3.1 主機(jī)PCIe接口驅(qū)動(dòng)開發(fā)

系統(tǒng)上電后，主機(jī)PCIe接口驅(qū)動(dòng)軟件對(duì)PowerPC8640的PCIe總線控制器和橋芯片PEX8114進(jìn)行配置，配置完成后，主機(jī)就可以訪問(wèn)1394設(shè)備。配置流程如圖5所示。

首先初始化PowerPC8640的基地址和空間大小。PowerPC8640在內(nèi)部定義了多個(gè)局部存取窗口，按照優(yōu)先級(jí)選取一個(gè)窗口作為PCIe的配置窗口，可設(shè)置窗口的基地址和窗口大小。然后掃描PCIe鏈路上的PCIe設(shè)備，這時(shí)能掃描到PowerPC8640的PCIe設(shè)備，通過(guò)查看ID號(hào)可判定。在掃描到PowerPC8640的PCIe設(shè)備后進(jìn)行PCIe鏈路訓(xùn)練，查詢訓(xùn)練狀態(tài)。如果狀態(tài)為0x16，訓(xùn)練通過(guò)，PCIe鏈路正常，可以進(jìn)行下一步設(shè)置；如果不是，則需要檢查鏈路上的異常，出現(xiàn)異常一般需要看物理鏈接、時(shí)鐘、以及PCB走線等。訓(xùn)練通過(guò)后進(jìn)行PowerPC8640的PCIEe設(shè)備寄存器設(shè)置，需要把PowerPC8640的PCIe設(shè)備配置為主設(shè)備，設(shè)置PowerPC8640的PCIe設(shè)備為BUS0，點(diǎn)對(duì)點(diǎn)連接的設(shè)備（PEX8114）為BUS1。

配置完P(guān)owerPC8640的PCIe設(shè)備后再次掃描PCIe鏈路，查找鏈路上的橋芯片PEX8114，PEX8114的總線號(hào)是BUS1，找到后再按照類型1配置橋芯片的頭標(biāo)區(qū)，配置原級(jí)總線號(hào)、次級(jí)總線號(hào)寄存器，并配置下游設(shè)備的PCI空間基址和大小。配置完P(guān)EX8114橋芯片后再次掃描PCIe鏈路，這時(shí)就可以找到要訪問(wèn)的1394設(shè)備的ID號(hào)，然后再配置這2路1394設(shè)備各自的PCI配置空間。主機(jī)PCIe接口的初始化是整個(gè)模塊能夠正常工作的前提，在完成上述流程后，主機(jī)就可以訪問(wèn)到1394設(shè)備，為下一步調(diào)用1394b總線驅(qū)動(dòng)奠定了基礎(chǔ)。

3.2 IEEE 1394b總線驅(qū)動(dòng)設(shè)計(jì)

3.2.1 1394 OHCI協(xié)議

本文基于1394 OHCI協(xié)議的驅(qū)動(dòng)程序設(shè)計(jì)。1394 OHCI是專門針對(duì)主機(jī)端開發(fā)的協(xié)議，也是IEEE 1394串行總線鏈路層協(xié)議的一種具體實(shí)現(xiàn)方式，并附帶一些支持事務(wù)層和總線管理層的特性。1394 OHCI還包含高性能DMA數(shù)據(jù)傳輸和一個(gè)主機(jī)總線接口。該接口既可作為主機(jī)總線上的主設(shè)備，又可作為從設(shè)備。作為一個(gè)從設(shè)備，它譯碼并響應(yīng)主機(jī)對(duì)1394 OHCI內(nèi)部寄存器的訪問(wèn)。作為一個(gè)主設(shè)備，采用DMA方式發(fā)送（AT DMA）和接收（AR DMA）所有在IEEE 1394協(xié)議中規(guī)定的數(shù)據(jù)包，實(shí)現(xiàn)1394的異步傳輸和等時(shí)傳輸。

如圖6所示，1394接口卡通過(guò)PCI總線把1394 OHCI的寄存器映射到內(nèi)存，并且內(nèi)存和1394卡上都有FIFO存儲(chǔ)空間作為傳輸數(shù)據(jù)的緩存，這樣所有對(duì)1394寄存器的操作和數(shù)據(jù)收發(fā)都轉(zhuǎn)變成對(duì)內(nèi)存的操作。所有收發(fā)數(shù)據(jù)都駐留在CPU端內(nèi)存空間中所創(chuàng)建的1394 FIFOs中，當(dāng)啟動(dòng)發(fā)送或接收時(shí)，1394鏈路層芯片的DMA控制器會(huì)自動(dòng)的讀取或?qū)懭雰?nèi)存中1394 FIFOs中的數(shù)據(jù)，從而在不需CPU直接參與的情況下，實(shí)現(xiàn)了CPU和1394設(shè)備之間的數(shù)據(jù)流搬移，減少軟件開銷。

3.2.2 設(shè)備管理

設(shè)備管理提供1394b設(shè)備管理和控制，實(shí)現(xiàn)設(shè)備打開、設(shè)備關(guān)閉、復(fù)位總線、設(shè)備強(qiáng)制根節(jié)點(diǎn)、禁止設(shè)備端口、查看設(shè)備端口狀態(tài)等功能。用戶可以通過(guò)這些接口實(shí)現(xiàn)對(duì)1394設(shè)備工作狀態(tài)的管理、查詢和判斷。主要包括初始化、物理層操作、總線操作。

（1） 初始化。1394設(shè)備的初始化需要完成打開設(shè)備、分配資源、加載設(shè)備配置、掛接中斷、使能中斷等功能。其流程圖見圖7。初始化工作的核心是對(duì)鏈路層芯片TSB82AA2內(nèi)部配置寄存器的初始化，主要包括控制寄存器、中斷寄存器、中斷屏蔽寄存器、FIFO控制寄存器等。通過(guò)等時(shí)接收通道配置，中斷配置，異步請(qǐng)求接收配置，異步響應(yīng)接收配置等，為等時(shí)和異步包的發(fā)送和接收做好準(zhǔn)備。在完成這一系列配置后，使能鏈路層，最后觸發(fā)總線物理復(fù)位。1394的初始化過(guò)程必須遵守一定的順序，并且每次發(fā)生總線復(fù)位后，都需要對(duì)1394的鏈路層、物理層進(jìn)行重新配置，初始化。

（2） 物理層操作。物理層操作的驅(qū)動(dòng)程序可以實(shí)現(xiàn)對(duì)物理層芯片的所有寄存器的讀/寫訪問(wèn)，從而獲取相關(guān)總線信息。物理層寄存器的訪問(wèn)是通過(guò)一系列的鏈路層寄存器訪問(wèn)來(lái)實(shí)現(xiàn)。通過(guò)訪問(wèn)物理層寄存器，可以控制和獲知總線狀態(tài)，如發(fā)起總線復(fù)位，強(qiáng)制根結(jié)點(diǎn)等。

（3） 總線操作。所有與總線信息相關(guān)的驅(qū)動(dòng)都包含在總線操作的驅(qū)動(dòng)程序中，包括總線拓?fù)鋱D的生成，速度圖的生成，等時(shí)帶寬資源的獲取、分配以及釋放，等時(shí)通道資源的獲取、分配以及釋放，總線管理器ID的獲取和強(qiáng)制總線復(fù)位發(fā)起。

3.2.3 通信管理

通信管理提供異步流的發(fā)送和接收，等時(shí)接收功能。另外通過(guò)異步4 B數(shù)據(jù)包讀/寫，異步塊數(shù)據(jù)包讀/寫的驅(qū)動(dòng)功能完成異步傳輸。異步包的特點(diǎn)是保證數(shù)據(jù)的正確到達(dá)，他是一種點(diǎn)對(duì)點(diǎn)的數(shù)據(jù)包。異步流包和異步包不同，異步流包采用等時(shí)數(shù)據(jù)包格式，但是在異步周期里發(fā)送，這樣做的優(yōu)點(diǎn)是保證數(shù)據(jù)包的正確傳遞，同時(shí)支持一對(duì)多通信。

（1） 異步流包發(fā)送。由主機(jī)通知鏈路層芯片該消息數(shù)據(jù)準(zhǔn)備好，根據(jù)數(shù)據(jù)包發(fā)送條件判斷出該數(shù)據(jù)包具備發(fā)送條件后，配置異步流發(fā)送上下文，啟動(dòng)DMA，鏈路層芯片從主機(jī)內(nèi)存中指定的數(shù)據(jù)包地址中將數(shù)據(jù)搬移到鏈路層芯片的FIFO 緩沖中，然后啟動(dòng)并完成異步流的發(fā)送。異步流包發(fā)送流程如圖8所示。

（2） 異步流包接收。設(shè)備在接收到消息之前，首先在設(shè)備的初始化時(shí)，初始化主機(jī)內(nèi)存中的緩沖區(qū)，配置異步流的接收上下文鏈，啟動(dòng)接收，當(dāng)設(shè)備檢測(cè)到數(shù)據(jù)包到達(dá)時(shí)，物理層芯片根據(jù)接收的上下文配置，將和配置的通道號(hào)匹配的異步流包上傳鏈路層，鏈路層啟動(dòng)DMA將接收到的數(shù)據(jù)直接放在接收上下文指定的主機(jī)緩沖區(qū)內(nèi)，然后更新接收的上下文，自動(dòng)切換到下一個(gè)緩沖區(qū)對(duì)應(yīng)的上下文。

（3） 等時(shí)包發(fā)送和接收。OHCI協(xié)議規(guī)定了至少有8個(gè)DMA通道可以用來(lái)發(fā)送等時(shí)數(shù)據(jù)，每個(gè)等時(shí)通道在每個(gè)等時(shí)周期只能發(fā)送一個(gè)數(shù)據(jù)包。等時(shí)包的發(fā)送流程與異步流包的發(fā)送路程類似，這里不再贅述。等時(shí)包的接收流程，如圖9所示。

3.2.4 中斷管理

中斷管理接口用于實(shí)現(xiàn)中斷回調(diào)接口的注冊(cè)和注銷等功能。任何一次DMA傳輸完成或退出，芯片都會(huì)產(chǎn)生一個(gè)中斷通知主機(jī)，主機(jī)通過(guò)讀取中斷事件寄存器來(lái)判斷發(fā)生了何種中斷。根據(jù)初始化時(shí)已經(jīng)配置好的中斷屏蔽寄存器，針對(duì)其中使能的每一種中斷原因編寫相應(yīng)的中斷服務(wù)例程，由中斷管理接口完成中斷例程的掛接。

4 IEEE 1394b總線通信測(cè)試

為了驗(yàn)證設(shè)計(jì)的正確性和實(shí)時(shí)性，構(gòu)造了IEEE 1394b總線通信的測(cè)試環(huán)境，如圖10所示。在PC機(jī)上使用TI公司的PCI?1394卡作為總線上的節(jié)點(diǎn)A，配合操作界面，啟動(dòng)1394b數(shù)據(jù)包的發(fā)送和接收功能。主機(jī)PowerPC8640和雙路PCIe?1394b接口卡整體作為被測(cè)對(duì)象，其內(nèi)部的兩個(gè)節(jié)點(diǎn)分別標(biāo)記為節(jié)點(diǎn)B和C。系統(tǒng)中節(jié)點(diǎn)A、B、C都具有3個(gè)端口。節(jié)點(diǎn)B和節(jié)點(diǎn)C分別與節(jié)點(diǎn)A的0和2號(hào)端口連接，這樣節(jié)點(diǎn)A就可以向節(jié)點(diǎn)B和C之間進(jìn)行數(shù)據(jù)通信。

圖10 IEEE 1394b總線通信的測(cè)試環(huán)境

為了監(jiān)控和分析總線上的數(shù)據(jù)和物理層信號(hào)品質(zhì)，本文采用1394總線數(shù)據(jù)分析儀和信號(hào)質(zhì)量測(cè)試儀，它們作為兩個(gè)獨(dú)立的葉子節(jié)點(diǎn)，分別與被測(cè)對(duì)象中節(jié)點(diǎn)B的1和2號(hào)端口連接。其中1394總線數(shù)據(jù)分析儀用來(lái)分析總線的網(wǎng)絡(luò)拓?fù)洹袷?、包速率、包?nèi)容和包間隔等參數(shù)；信號(hào)質(zhì)量測(cè)試儀主要測(cè)試信號(hào)完整性，包括差分幅度、上升下降時(shí)間、眼圖、抖動(dòng)、差分延遲、共模電壓、誤碼率等。通信實(shí)驗(yàn)中，包的發(fā)送分為單次發(fā)送和連續(xù)發(fā)送，測(cè)試結(jié)果表明：發(fā)送和接收數(shù)據(jù)正確，不丟包，誤碼率≤10-10，模塊中兩路1394b接口通信穩(wěn)定，實(shí)時(shí)性較好。

5 結(jié) 語(yǔ)

本文從航空電子系統(tǒng)大容量信息傳輸?shù)男枨蟪霭l(fā)，提出航空電子系統(tǒng)基于IEEE 1394b高速串行總線實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)脑O(shè)想。借助成熟的PCIe互聯(lián)技術(shù)，在板卡上構(gòu)建了兩路1394b通信接口，以PowerPC8640為主機(jī)，開發(fā)了基于VxWorks操作系統(tǒng)的1349b驅(qū)動(dòng)程序和主機(jī)PCIe接口驅(qū)動(dòng)程序。經(jīng)過(guò)實(shí)際的通信測(cè)試，證明將這種高速串行總線技術(shù)應(yīng)用到航空電子系統(tǒng)中的圖像數(shù)據(jù)通信是可行的。

參考文獻(xiàn)

[1] BUDRUK Ravi， ANDERSON Don， SHANLEY Tom. PCIExpress系統(tǒng)體系結(jié)構(gòu)標(biāo)準(zhǔn)教材[M].北京：電子工業(yè)出版社，2005.

[2] 王齊.PCIExpress體系結(jié)構(gòu)導(dǎo)讀[M].北京：機(jī)械工業(yè)出版社，2011.

[3] 張大樸，王曉，張大為，等.IEEE 1394協(xié)議及接口設(shè)計(jì)[M].西安：西安電子科技大學(xué)出版社，2004.

[4] 李世平，戴凡，汪旭東.IEEE 1394（FireWire）系統(tǒng)原理與應(yīng)用技術(shù)[M].西安：西安電子科技大學(xué)出版社，2004.

[5] 王苗苗，張春熹，史潔琴.IEEE 1394應(yīng)用于航空電子系統(tǒng)圖像通信的研究[J].微計(jì)算機(jī)信息，2006，22（4）：225?227.

[6] PLXTechnology， Inc. ExpressLanePEX8114BA， PCIExpress?to?PCI/PCI?XBridgeDataBook [EB/OL]. [2007?03?11]. http：//www.plxtech.com.

[7] 張偉棟，劉志敏.基于PowerPC8640的PCI?E總線接口設(shè)計(jì)[J].航空計(jì)算技術(shù)，2011（3）：119?121.

[8] 梁青，羅金生.基于RapidIO的雙路IEEE 1394b串行總線控制器的實(shí)現(xiàn)[J].測(cè)控技術(shù)，2013，32（5）：67?71.

[9] 馬晨，陳彥萍.基于PCIexpress總線1394b網(wǎng)絡(luò)傳輸系統(tǒng)WDM驅(qū)動(dòng)設(shè)計(jì)[J].測(cè)控技術(shù)，2013，32（3）：94?97.

[10] 馬進(jìn)，王偉，楊煜普.基于DMA的1394總線高速數(shù)據(jù)傳輸實(shí)現(xiàn)[J].計(jì)算機(jī)工程與設(shè)計(jì)，2010，31（20）：4410?4413.