基于FPGA的小時(shí)間尺度仿真系統(tǒng)的靜止同步無功補(bǔ)償仿真研究

穆清，張星，王祥旭，孫倩

(中國電力科學(xué)研究院，北京市100192)

0 引言

現(xiàn)代電力系統(tǒng)中，靜止同步無功補(bǔ)償器已經(jīng)成為重要的柔性交流輸電設(shè)備，可以在交流系統(tǒng)故障等擾動(dòng)情況下提供更理想的電壓支撐。目前，靜止同步無功補(bǔ)償器已替代基于晶閘管設(shè)備的無功補(bǔ)償設(shè)備，如靜止無功補(bǔ)償器(static var compensator，SVC)等，成為電力系統(tǒng)規(guī)劃和設(shè)計(jì)的首選。

隨著靜止同步無功補(bǔ)償器的發(fā)展，其分析和仿真的需求也在增加。靜止同步無功補(bǔ)償器仿真需要采用小步長仿真確保精度;離線仿真工具例如PSCAD/EMTDC，可以使用小時(shí)間步長(1～2 μs)。然而，實(shí)現(xiàn)更小的時(shí)間步長會(huì)產(chǎn)生較長的計(jì)算時(shí)間，成為實(shí)時(shí)仿真的巨大挑戰(zhàn)［1］。

現(xiàn)階段實(shí)時(shí)數(shù)字仿真系統(tǒng)大都采用并行處理的硬件系統(tǒng)和高速數(shù)字處理芯片(digital signal processor，DSP)，利用數(shù)學(xué)上可分割子系統(tǒng)在各個(gè)運(yùn)算芯片或芯片組間分配計(jì)算任務(wù)，繼承了數(shù)字仿真軟件和模擬仿真器的優(yōu)點(diǎn):經(jīng)濟(jì)、快捷、參數(shù)調(diào)整方便、體積小、建設(shè)周期短、功能強(qiáng)大，對(duì)于測試的系統(tǒng)可實(shí)時(shí)閉環(huán)運(yùn)行，這是物理仿真系統(tǒng)所無法比擬的。

然而在電力系統(tǒng)全數(shù)字實(shí)時(shí)仿真系統(tǒng)中，各并行處理器間的通信、數(shù)據(jù)交換及模型算法等各方面因素限制了仿真規(guī)模的提升。目前，RT-LAB在其服務(wù)器平臺(tái)上只能提供20 Sμs步長的靜止同步無功補(bǔ)償器的仿真。小時(shí)間尺度仿真的主要限制在于中央處理器(core processor unit，CPU)和操作系統(tǒng)開銷，這將在每個(gè)小時(shí)間步長中占很大一部分時(shí)間。RTDS可以提供靜止同步無功補(bǔ)償器小時(shí)間尺度仿真，但由特殊的硬件電路(DSP)提供支持，規(guī)模受到硬件限制［2］。

因此，通用處理器和DSP已經(jīng)不能滿足小時(shí)間尺度的實(shí)時(shí)仿真需求，針對(duì)新型電力電子設(shè)備的高速開關(guān)特征，基于場效應(yīng)可編程邏輯陣列(field programmable gate array，F(xiàn)PGA)的實(shí)時(shí)仿真技術(shù)應(yīng)運(yùn)而生。

FPGA是由客戶定制設(shè)計(jì)的可配置集成電路。傳統(tǒng)FPGA容量小，無法承擔(dān)仿真計(jì)算的復(fù)雜邏輯功能。當(dāng)代FPGA具有大量的邏輯門和內(nèi)存(randomaccess memory，RAM)塊的資源來實(shí)現(xiàn)復(fù)雜的數(shù)字運(yùn)算［3-4］。例如，Xilinx的 Virtex-7系列，其提供的資源和性能提升了好幾倍。這個(gè)發(fā)展促進(jìn)了FPGA實(shí)現(xiàn)更大規(guī)模和更高精度的仿真。

現(xiàn)有基于FPGA的仿真器主要應(yīng)用于硬件測試和系統(tǒng)［5-6］。因?yàn)橘Y源的限制，這一代FPGA不能支持雙精度浮點(diǎn)運(yùn)算，在準(zhǔn)確度要求較高的大規(guī)模仿真領(lǐng)域受到了限制［7］。

本文探索基于新一代FPGA的靜止同步無功補(bǔ)償器的仿真建模，通過案例分析說明靜止同步無功補(bǔ)償器的故障特性和正確性驗(yàn)證。

1 適用于實(shí)時(shí)仿真的靜止同步無功補(bǔ)償模型

靜止同步無功補(bǔ)償器的模型各不相同?；镜臄?shù)學(xué)函數(shù)模型應(yīng)用廣泛，由于其固定的拓?fù)浣Y(jié)構(gòu)，并不靈活。本文研究基于分立元件的小時(shí)間尺度仿真器的仿真建模。

此外，靜止同步無功補(bǔ)償器的實(shí)際拓?fù)浣Y(jié)構(gòu)分為兩電平、三電平和鏈?zhǔn)健１疚挠懻搩呻娖降哪Ｐ?，其他拓?fù)浣Y(jié)構(gòu)的建模與兩電平相似。

1.1 電路拓?fù)?/h3>

靜止同步無功補(bǔ)償器的模型如圖1所示，靜止同步無功補(bǔ)償器在交流側(cè)包括3個(gè)組成部分，1個(gè)含內(nèi)阻的交流電壓源、1個(gè)變壓器和1個(gè)LC諧振濾波器。

兩電平換流器可以簡單的驗(yàn)證FPGA進(jìn)行小時(shí)間尺度仿真的可行性，因此作為本文研究的重點(diǎn)。換流器通過分立電路進(jìn)行建模，包括絕緣柵雙極晶體管(insulated-gate bipolar transistor，IGBT)、二極管、緩沖電路(串聯(lián)電容器和電阻分支)以及電壓和電流測量。2個(gè)大直流電容器接地，平衡兩極的直流電壓。

圖1 靜止同步無功補(bǔ)償器電路結(jié)構(gòu)Fig.1 Circuits Topology of STATCOM

1.2 控制器模型

靜止同步無功補(bǔ)償器的控制器模型如圖2所示，該控制器是典型的雙閉環(huán)控制方案。內(nèi)環(huán)包括帶上限和下限有功電流調(diào)節(jié)和無功電流調(diào)節(jié)，比例積分(proportion integration，PI)調(diào)節(jié)器的參數(shù)合理整定，以獲得快速響應(yīng)跟蹤。外環(huán)有2個(gè)調(diào)節(jié)器，產(chǎn)生內(nèi)環(huán)無功功率調(diào)節(jié)器的參考和內(nèi)環(huán)有功功率調(diào)節(jié)器的參考。這2個(gè)調(diào)節(jié)器可以在不同的模式中選擇不同的控制目標(biāo)。有功功率調(diào)節(jié)始終控制電容器C1和C2上的電壓，無功功率調(diào)節(jié)可以在無功控制和交流電壓控制之間自由和迅速地切換。

圖2 靜止同步無功補(bǔ)償器的控制策略Fig.2 Control strategy of STATCOM

2 小時(shí)間尺度實(shí)時(shí)仿真關(guān)鍵算法研究

基于電容電感的等值開關(guān)(L/C)技術(shù)又名相應(yīng)離散化電路等值(associated discrete circuit equivalent circuit，ADC)模型。當(dāng)開關(guān)處于導(dǎo)通狀態(tài)時(shí)，用電感支路L模擬;當(dāng)開關(guān)處于關(guān)斷狀態(tài)時(shí)，用電容和電阻的串聯(lián)支路模擬。由于開關(guān)投切過程中產(chǎn)生了狀態(tài)突變，所以在電容支路中引入電阻元件，提供對(duì)電路的阻尼，改善系統(tǒng)的穩(wěn)定性，其等值電路圖如圖3所示。

圖3 開關(guān)小步長仿真模型Fig.3 Small time-step switch model

由圖3可知，ADC開關(guān)導(dǎo)通和關(guān)斷的等值電阻是1個(gè)與電感L，電容C和仿真步長ΔT相關(guān)的函數(shù)，可以通過設(shè)定合理的等效L和C的值使得ADC開關(guān)導(dǎo)通和關(guān)斷時(shí)的等值電阻Z不變，這樣開關(guān)所在電網(wǎng)絡(luò)的導(dǎo)納矩陣保持不變，在開關(guān)動(dòng)作時(shí)刻不需要重新生成網(wǎng)絡(luò)矩陣并求解，仿真效率大大提高。此時(shí)，開關(guān)導(dǎo)通和關(guān)斷狀態(tài)的不同完全由開關(guān)元件的歷史電流源的差別體現(xiàn)。

為了使開關(guān)狀態(tài)改變時(shí)開關(guān)的等值支路導(dǎo)納不變，開關(guān)導(dǎo)通和關(guān)斷狀態(tài)的等值電阻必須相等，以隱式積分法為例，遵循式(1):

目前電磁暫態(tài)程序廣泛使用的隱式梯形積分法雖然在穩(wěn)定性和準(zhǔn)確性上有一定的優(yōu)勢，但是處理開關(guān)時(shí)，無法抑制系統(tǒng)的數(shù)值振蕩。后退積分法由于在穩(wěn)定性上比隱式梯形積分更加出色(常見的后退積分法包括一階的后退歐拉和高階的Gear積分法)，在電路拓?fù)漕l繁變化的場合，推薦使用后退積分法。由于基于ADC開關(guān)的小步長仿真模型主要解決大量電力電子器件的剛性電路，不同的離散化方法對(duì)仿真結(jié)果有很大的影響，需要選擇合適的積分方法。表1說明了在不同數(shù)值積分方法下的等值支路導(dǎo)納和等值電流源的具體表達(dá)式。其中，Y表示離散元件的等值電抗，un表示元件兩端電壓，in表示流經(jīng)元件電流。

表1 離散小步長開關(guān)模型Table 1 Discrete small time-step switch model

3 實(shí)時(shí)仿真系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

基于FPGA的小步長仿真系統(tǒng)采用了雙精度浮點(diǎn)計(jì)算，緩解了截?cái)嗾`差，對(duì)大規(guī)模長時(shí)間的仿真造成的累計(jì)誤差和收斂性都有較大的改善。同時(shí)，由于系統(tǒng)采用了與CPU仿真一致的雙精度浮點(diǎn)計(jì)算，可以提供與離線仿真完全一致的仿真結(jié)果，提高了仿真的正確性。小時(shí)間尺度仿真系統(tǒng)的功能如圖4所示。

圖4 小時(shí)間尺度仿真系統(tǒng)結(jié)構(gòu)Fig.4 Structure of small time-step simulator

3.1 核心計(jì)算模塊

在FPGA上運(yùn)行的小時(shí)間尺度仿真系統(tǒng)是1個(gè)小規(guī)模的完整的電磁暫態(tài)仿真系統(tǒng)，其核心是求解1個(gè)線性方程組，并在核心計(jì)算模塊中完成。

65

核心計(jì)算模塊的基本工作是實(shí)時(shí)高效的計(jì)算矩陣和向量乘積x=GAC－1y，其中GAC－1矩陣于仿真開始的初始化階段就由服務(wù)器端計(jì)算完成，并寫入FPGA的相關(guān)存儲(chǔ)單元中。

此計(jì)算的核心是并行實(shí)現(xiàn)矩陣(GAC－1)與向量(y)的乘法，本系統(tǒng)采用了乘累加結(jié)構(gòu)，如圖5所示。

乘累加結(jié)構(gòu)是基于底層基本處理單元(processing element，PE)的循環(huán)乘累加器結(jié)構(gòu)。其不但有效改善了核心計(jì)算模塊整體處理延遲，而且其處理延遲與矩陣維數(shù)線性相關(guān)的特性，使其對(duì)低維數(shù)矩陣體現(xiàn)出較短的處理時(shí)間，更強(qiáng)的靈活性。

圖5 矩陣乘法計(jì)算模塊Fig.5 Matrix multiplication calculation module

3.2 元件區(qū)

元件區(qū)為仿真程序中的物理元件描述部分，存儲(chǔ)仿真中的元件模型的相關(guān)變量和結(jié)果，完成一些簡單的元件變量的更新。元件區(qū)包括:單相串聯(lián)RLC元件(SLA)、三相串聯(lián)RLC元件(LA)、單相變壓器元件(STB)、三相變壓器元件(TB)、時(shí)控開關(guān)(BRK-1)、晶閘管原件(BRK-5)、GTO 原件(BRK-6)、IGBT開關(guān)對(duì)(BRK-8)、單相可控電壓源(CVS)、單相可控電流源(CIS)、單相普通電壓源(SCV)、單相普通電流源(SCI)、三相普通電壓源(CV)、三相普通電流源(CI)、分布參數(shù)網(wǎng)絡(luò)解耦元件(LC)。

3.3 大小步長接口模塊

小時(shí)間尺度仿真模擬的是電力系統(tǒng)中的一部分含有電力電子設(shè)備的網(wǎng)絡(luò)模型，由于仿真精度的要求而采用小步長;電力系統(tǒng)中其余電網(wǎng)模型采用大步長(典型為 50 μs)仿真，在現(xiàn)有基于高性能機(jī)群的ADPSS仿真系統(tǒng)上進(jìn)行仿真。

小步長仿真和大步長仿真共同模擬一個(gè)完整的電力系統(tǒng)，通過特定的仿真算法進(jìn)行解耦和并行計(jì)算，因此大小步長仿真之間需要數(shù)據(jù)交換和精確同步。小步長仿真通過接口從大步長仿真獲取需要的信號(hào)，并把大步長仿真需要的信號(hào)輸出。

為滿足通信速率的要求，小步長仿真系統(tǒng)通過光纖通訊與大步長系統(tǒng)交互數(shù)據(jù)、與外部實(shí)際控制裝置交互信息。

3.4 用戶自定義計(jì)算模塊

用戶自定義(user define interface，UD)是一個(gè)用戶自定義的模型，包括UD控制模塊和UD計(jì)算模塊。由于大小步長接口模型會(huì)接收一些從大步長系統(tǒng)傳遞而來的控制信號(hào)，這些控制信號(hào)必須經(jīng)過處理以后輸入到UD計(jì)算模塊，所以增加1個(gè)UD控制模塊作為緩存媒介。UD計(jì)算模塊實(shí)現(xiàn)用戶自定義的計(jì)算，此模塊是獨(dú)立于網(wǎng)絡(luò)計(jì)算模塊之外的，包括了四則運(yùn)算、邏輯運(yùn)算等模塊，計(jì)算結(jié)果傳輸給元件區(qū)，改變某些特定元件的響應(yīng)特性。

UD的輸入信息通道有2個(gè):從大小步長接口模型交互信息的通道;從DI接口輸入的外界控制信息(實(shí)際的物理控制設(shè)備)的通道。具體來說，UD搭建的模型的參數(shù)可能從大步長系統(tǒng)傳遞而來，因此大小步長接口模型應(yīng)包含UD控制信息。另外，外界控制系統(tǒng)的輸入信號(hào)(DI)用來控制部分開關(guān)元件。

3.5 AO/DI接口

小時(shí)間尺度仿真過程中，可以通過AO/DI接口與外部實(shí)際控制裝置構(gòu)成閉環(huán)。AO/DI接口主要負(fù)責(zé)模擬信號(hào)輸出和開關(guān)信號(hào)輸入，把元件區(qū)內(nèi)的元件狀態(tài)通過AO通道輸出，并從外部獲取開關(guān)信號(hào)以更改元件狀態(tài)。

DI輸入接口模塊主要負(fù)責(zé)外部實(shí)際控制裝置開關(guān)量的輸入，要求每塊FPGA仿真板卡應(yīng)具備有36路DI接口，所有通道均采用高速光隔后傳輸給FPGA的I/O端口。

DI信號(hào)的高電平為5 V，低電平為0 V，因此需要進(jìn)行電壓轉(zhuǎn)換而傳給FPGA。信號(hào)輸入通過光電隔離，隔離電壓大于500 V DC，輸入延遲小于10 ns。要求FPGA能捕捉到開關(guān)量信號(hào)的跳變時(shí)刻，并為其打上相對(duì)于仿真步長的時(shí)標(biāo)，時(shí)標(biāo)精度應(yīng)優(yōu)于10 ns。仿真程序可根據(jù)信號(hào)跳變時(shí)刻來提高仿真精度。

3.6 控制閉環(huán)通訊接口

小時(shí)間尺度仿真過程中，亦可通過光纖通訊接口與外部實(shí)際控制裝置構(gòu)成閉環(huán)，采用通訊方式交互信息。通過設(shè)計(jì)一種I/O子板來采集外部控制裝置的控制信號(hào)，然后通過光纖接口與小時(shí)間尺度仿真平臺(tái)進(jìn)行通信，同樣，小時(shí)間尺度仿真平臺(tái)輸出的控制信號(hào)傳遞給I/O子板，I/O子板通過數(shù)模轉(zhuǎn)換控制外部裝置。

4 實(shí)時(shí)仿真系統(tǒng)試驗(yàn)研究

本文在FPGA仿真系統(tǒng)上進(jìn)行靜止同步無功補(bǔ)償器的細(xì)致測試。首先，具有的FPGA仿真器和一個(gè)可行的電磁仿真工具PSCAD之間的結(jié)果比較，這可以驗(yàn)證FPGA仿真的正確性。然后，本文將利用這個(gè)平臺(tái)，對(duì)靜止同步無功補(bǔ)償器的模型進(jìn)行各種測試。測試將覆蓋所有的運(yùn)行條件，包括穩(wěn)定狀態(tài)和擾動(dòng)。

4.1 靜止同步無功補(bǔ)償器的試驗(yàn)系統(tǒng)

靜止同步無功補(bǔ)償器的實(shí)時(shí)仿真試驗(yàn)采用了圖1的拓?fù)浣Y(jié)構(gòu)和圖2的控制系統(tǒng)。詳細(xì)的電路參數(shù)見表2。

表2 小步長子網(wǎng)參數(shù)Table 2 Subsystem parameters with small time-step

4.2 穩(wěn)態(tài)精確性仿真驗(yàn)證

測試過程中不僅通過示波器對(duì)電路信號(hào)進(jìn)行采樣，如電壓和電流，而仿真的結(jié)果將被存儲(chǔ)在FPGA存儲(chǔ)器上的，可以稍后讀取。示波器上的結(jié)果顯示于圖6。

圖6 交流系統(tǒng)的電壓和靜止同步無功補(bǔ)償器的輸出Fig.6 AC voltage and STATCOM output voltage

圖6 代表交流系統(tǒng)輸出電壓和變流器在靜止同步無功補(bǔ)償器的輸出電壓。本文同時(shí)提取了換流器出口電壓波形，并與PSCAD比較，見圖7。

(ADPSS)換流器出口A，B，C三相電壓波形比較如圖7所示，淺色線代表了仿真器的輸出，深色線代表了PSCAD的輸出。深色線與淺色線完全重合。這種比較顯示了仿真器輸出的正確性。

4.3 故障中的響應(yīng)

這部分顯示了靜止同步無功補(bǔ)償器的擾動(dòng)響應(yīng)。8 s時(shí)刻發(fā)生靜止同步無功補(bǔ)償器的出口A相接地故障，并持續(xù)0.1 s。如圖8，靜止同步無功補(bǔ)償器的交流系統(tǒng)母線A相電壓輸出大大下降。由于靜止同步無功補(bǔ)償器支撐，出口電壓下降幅度減小。在靜止同步無功補(bǔ)償器的直流側(cè)的直流電壓略微上升，當(dāng)干擾被清除快速返回到正常運(yùn)行狀態(tài)。如圖8，從靜止同步無功補(bǔ)償器產(chǎn)生的注入到交流系統(tǒng)的電流增加。

圖7 PSCAD和FPGA比較Fig.7 Comparison between PSCAD and FPGA

5 結(jié)語

本文研究了如何基于FPGA的小時(shí)間尺度仿真器在小時(shí)間尺度下模擬靜止同步無功補(bǔ)償器，提出了基于分立元件的靜止同步無功補(bǔ)償器的建模，并對(duì)主要的拓?fù)浣Y(jié)構(gòu)進(jìn)行了討論，按照FPGA的要求仔細(xì)對(duì)轉(zhuǎn)換器和其他原件建模。

此外，建立了在基于FPGA的小時(shí)間尺度仿真平臺(tái)上的控制系統(tǒng)，包括雙回路控制和模式選擇。這種控制方案可以在許多應(yīng)用中提供快速穩(wěn)定的控制能力。

這些結(jié)果表明，靜止同步無功補(bǔ)償器在小時(shí)間尺度仿真器上可以得到各種干擾的合理響應(yīng)。

本文也闡述了基于FPGA的小時(shí)間尺度仿真平臺(tái)的結(jié)構(gòu)和基本仿真算法。此外，仿真器可通過FPGA擴(kuò)展卡增強(qiáng)其仿真能力，表明該FPGA仿真器可滿足各種測試條件和要求。因此，這種建模和仿真可以應(yīng)用在更多的領(lǐng)域。

圖8 交流擾動(dòng)的電壓電流Fig.8 Voltage and current during AC disturbance

［1］ Bachir T O，Dufour C，Bélanger J，et al．A fully automated reconfigurable calculation engine dedicated to the real-time simulation of high switching frequency power electronic circuits［J］．Mathematics＆Computers in Simulation，2013，91(3):167-177．

［2］Set R M．RTDS Technologies［M］．Inc Manitoba Canada，REV，2006:2001-2002．

［3］ Meka R，Sloderbeck M，F(xiàn)aruque M O，et al．FPGA model of a high-frequency power electronic converter in an RTDS power system co-simulation［C］ //ElectricShip TechnologiesSymposium(ESTS)，IEEE，2013:71-75．

［4］ Luciía O，Urriza I，Barragán L A，et al．Real-time fpga-based hardware-in-the-loop simulation test bench applied to multiple-output power converters［J］．IEEE Transactions on Industry Applications，2011，47(2):853-860．

［5］Myaing A，Dinavahi V．FPGa-based real-time emulation of power electronic systems with detailed representation of device characteristics［J］． IEEE Transactions on Industrial Electronics，2011，58(1):358-368．

［6］Matar M．An FPGA-based real-time digital simulator for power electronic systems［D］．University of Toronto，2009．

［7］ Zhang X，Gong C．Dual-buck half-bridge voltage balancer［J］．IEEE Transactions onIndustrialElectronics， 2013， 60(8):3157-3164．

［8］Yuan C，Dinavahi V．FPGA-based real-time EMTP［J］．IEEE Transactions on Power Delivery，2009，24(2):892-902．

［9］王成山，丁承第，李鵬，等．基于FPGA的配電網(wǎng)暫態(tài)實(shí)時(shí)仿真研究(一):功能模塊實(shí)現(xiàn)［J］．中國電機(jī)工程學(xué)報(bào)，2014，34(1):161-167．Wang Chengshan， DingDicheng， Li Peng， et al． Real-time transient simulation for distribution systems based on FPGA．Part I:Module realization［J］．Proceedings of the CSEE，2014，34(1):161-167．

［10］王成山，丁承第，李鵬，等．基于FPGA的配電網(wǎng)暫態(tài)實(shí)時(shí)仿真研究(二):系統(tǒng)架構(gòu)與算例驗(yàn)證［J］．中國電機(jī)工程學(xué)報(bào)，2014，34(4):628-634．Wang Chengshan， Ding Dicheng， Li Peng， et al． Real-time transient simulation for distribution systems based on FPGA．Part II:System architecture and algorithm verification［J］．Proceedings of the CSEE，2014，34(4):628-634

［11］Jiadai L，Dinavahi V．A real-time nonlinear hysteretic power transformer transient model on FPGA［J］．IEEE Transactions on Industrial Electronics，2014，61(7):3587-3597．

［12］ Herrera L，Wang J．FPGA based detailed real-time simulation of power converters and electric machines for EV HIL applications［C］//Energy Conversion Congress and Exposition(ECCE)．IEEE，2013:1759-1764．

［13］Arias-Garcia J，Braga A，Llanos C H，et al．FPGA HIL simulation of a linear system block for strongly coupled system applications［C］// 2013 IEEE International Conference on Industrial Technology(ICIT)，IEEE．2013:1017-1022．

［14］Myaing A，F(xiàn)aruque M O，Dinavahi V，et al．Comparison of insulated gate bipolar transistor models for FPGA-based realtimesimulation of electric drives and application guideline［J］．Iet Power Electronics，2012，5(3):293-303．

［15］Blanchette H F， Ould-BachirT， David JP． A State-space modeling approach for the FPGA-based real-time simulation of high switching frequency power converters［J］．IEEE Transactions on Industrial Electronics，2012，59(12):4555-4567．