CMOS射頻功率放大器高效率和高線性度研究進(jìn)展

林俊明，鄭耀華，張志浩，章國豪

（廣東工業(yè)大學(xué) 信息工程學(xué)院，廣東 廣州 510006）

CMOS射頻功率放大器高效率和高線性度研究進(jìn)展

林俊明，鄭耀華，張志浩，章國豪

（廣東工業(yè)大學(xué) 信息工程學(xué)院，廣東 廣州 510006）

CMOS工藝價格低廉且兼容基帶工藝，是單片集成電路的理想材料。根據(jù)現(xiàn)代無線通信系統(tǒng)所采用的調(diào)制方式對功率放大器的性能要求，重點(diǎn)介紹了功率放大器的效率和線性增強(qiáng)技術(shù)，比較了相應(yīng)技術(shù)間的優(yōu)點(diǎn)和缺點(diǎn)，最后闡述包絡(luò)放大器的發(fā)展趨勢及其在LTE（4G）的應(yīng)用。

功率放大器；效率；線性度；LTE；CMOS；包絡(luò)跟綜

0 引言

目前，全球應(yīng)用于智能手機(jī)等便攜性移動設(shè)備的移動網(wǎng)絡(luò)急速發(fā)展和擴(kuò)張，且多功能智能手機(jī)應(yīng)用愈加廣泛，為滿足用戶實(shí)時通信的用戶體驗(yàn)，應(yīng)用于智能手機(jī)的通信系統(tǒng)應(yīng)該能夠更加有效地處理文字、聲音和視頻數(shù)據(jù)并實(shí)現(xiàn)全球漫游。為了提供高數(shù)據(jù)速率的大數(shù)據(jù)傳輸，現(xiàn)代通信系統(tǒng)（WCDMA/3G/4G/LTE）采用了更加復(fù)雜的高頻譜效率的調(diào)制方式，如OFDM或QPSK和QAM等相移鍵控和幅移鍵控相結(jié)合的調(diào)制方式。為滿足不同用戶的使用需求，智能手機(jī)一般都支持兩種或者兩種以上網(wǎng)絡(luò)制式，而隨著手機(jī)的工作制式不同，其有效的頻率帶寬不同，因此，作為通信模組之一的功率放大器（PA）應(yīng)具備多頻多模（Multi-band and Multi-mode）的能力。

作為 3GPP(3rd Generation Partnership Project)的演進(jìn)路線中的主流技術(shù)，LTE-Advanced將是 2015年的主流通信方式。LTE的關(guān)鍵技術(shù)有多載波和多天線技術(shù)，其中多載波技術(shù)采用正交頻分復(fù)用(OFDM)的調(diào)制方式，使各個子載波重疊排列，大大提高頻譜效率的同時保持了載波之間的正交性，以避免載波之間的干擾。不過，LTE信號在給定的受限的帶寬內(nèi)，有著非常高的峰均比(PAPR)，這使 PA常工作在功率回退區(qū)，造成 PA的實(shí)際效率低下的現(xiàn)象。另外，為了線性放大LTE這類非常包絡(luò)信號(non-constant envelope signal)，要求 PA有著較高的線性度(Linearity)，因此，應(yīng)用于新一代通信系統(tǒng)的功率放大器，必須有著較高的功率效率和線性度，且有著較寬的工作帶寬或者是滿足多頻多模的通信要求。

隨著便攜設(shè)備的功能模塊越來越復(fù)雜，將各個模塊單片集成起來，將大大縮短設(shè)備制造商的加工時間，因此，如何減小芯片的有效面積和用廉價的工藝在單一芯片上實(shí)現(xiàn)整個射頻模組將是未來的研究主流?，F(xiàn)代比較流行的集成電路工藝主要有六種:硅 CMOS、BICMOS、Bipolar、GaAs、HBT和 SiGe，但由于硅工藝是最為成熟的，也是成本最低、集成度高和應(yīng)用最廣泛的集成工藝，另外，大多數(shù)無線收發(fā)機(jī)的基帶處理部分都使用硅工藝，因此，硅CMOS工藝是單片實(shí)現(xiàn)各個模塊集成的理想解決方案。不過CMOS工藝自身存在著物理缺陷，如低截止電壓(breakdown voltage)、較差的電流能動能力、片上無源器件的Q值小、較大的寄生電容、地襯底電阻率較低、沒有較為精確的RF模型和較差的線性度等，這些缺陷都大大限制了CMOS在RFIC領(lǐng)域的應(yīng)用，而且通信系統(tǒng)對高效率、高線性度和可實(shí)現(xiàn)性有著很高的要求，所以目前PA制造商還是常使用價格比較昂貴的 III-V類混合硅半導(dǎo)體工藝器件(Compound Semiconductor Device)[1-4]，這些器件通過TWV(Through-Wafer-via)技術(shù)提供一個具有良好散熱效率的理想環(huán)境，常用于Bluetooth、WLAN和GSM/GPRS等應(yīng)用[5]。不過，CMOS工藝的物理缺陷可以通過一系列技術(shù)來緩解，在高供電電壓的情況下，可以選擇HV CMOS和BCD(Bipolar-CMOS-DMOS)工藝[6]。采用下行鍵合線(Down-bonding Wires)可以實(shí)現(xiàn)在給定的負(fù)載下得到較高的輸出功率，這種方法的缺點(diǎn)是會減小電壓擺幅，不過可以通過引入差分結(jié)構(gòu)克服這個缺點(diǎn)。解決CMOS工藝低截止電壓的一個很好的技術(shù)是引入共源共柵的 Cascode結(jié)構(gòu)，不過這種結(jié)構(gòu)會使等效的knee電壓增加，所以也會在一定程度上減小電壓擺幅。CMOS的寄生電容和襯底較低的電阻率，使得在晶體管引腳間的信號存在著耦合，不過這種耦合影響也不全是消極的，通過利用在 Cascode結(jié)構(gòu)中的共柵(CG)晶體管的 RF泄露信號(Leakage signals)提供一個負(fù)反饋，不僅可以增強(qiáng)線性度，而且可以減小柵極和漏極間的電壓耦合，這種方法最大的一個優(yōu)點(diǎn)就是不需要額外的器件和芯片面積，而且容易實(shí)現(xiàn)。由于CMOS的跨導(dǎo)較低，其電流驅(qū)動能力較其他 III-V類半導(dǎo)體低，需要通過級聯(lián)結(jié)構(gòu)來實(shí)現(xiàn)(Cascaded-stage)較大的功率增益，所以，多級級聯(lián)(multistage cascade topology)是CMOS PA中最常見的一種電路拓?fù)?。雖然采用 Cascode結(jié)構(gòu)和柵氧厚度較厚的晶體管可以減輕CMOS的熱載流體效應(yīng)和低柵氧厚度的低擊穿電壓的問題，但這并不是最理想的辦法。根據(jù)最新的研究報告，應(yīng)用于3G/4G的手持設(shè)備的硅工藝PAs的性能已經(jīng)可以和 III-V類 PAs相比擬[7]，另外，類似于III-V類工藝的TWV技術(shù)，在SiGe BiCMOS工藝中，TSV（Through-Silicon-Via）技術(shù)同樣可以為 SiGe BiCMOS工藝提供一個理想的回流地環(huán)境和熱釋放條件，因此，采用TSV技術(shù)的 SiGe CMOS工藝將會是PA設(shè)計的一個首選方案[8]。

1 PA效率增強(qiáng)技術(shù)的關(guān)鍵研究進(jìn)展

功率放大器是手持移動設(shè)備中耗能最大的模塊之一，因此為了延長電池的使用壽命和迎合新一代通信(4G/LTE)的要求，高效率是 PA設(shè)計的一個很重要而且頗有挑戰(zhàn)性的指標(biāo)。由于傳統(tǒng)的PA供電電壓是固定的，而且它的最優(yōu)負(fù)載僅僅是當(dāng)PA輸出最大功率時的最優(yōu)阻抗，對于LTE這種有著高PAPR的調(diào)制方式，PA常工作在功率回退區(qū)，因此PA的實(shí)際工作效率非常低。

提高這類PA效率的關(guān)鍵技術(shù)主要有兩類：通過一定方法調(diào)制負(fù)載，使每個功率回退點(diǎn)都對應(yīng)于一個最優(yōu)阻抗[9]和通過輸出的瞬時功率調(diào)制供電電壓，從而減小功率回退時的靜態(tài)功耗。第一種通過調(diào)制負(fù)載的方法常用于手機(jī)等移動設(shè)備，第二種方法常常直接通過利用調(diào)制信號的包絡(luò)直接去調(diào)制PA的工作電壓，從而減小功耗[10]。

通過直接調(diào)制PA的工作電壓而達(dá)到增強(qiáng)PA效率的技術(shù)主要有PM(Polar Modulation)、EER(Envelope Elimination and Restoration)和ET(Envelope Tracking)，如圖 1所示。PM利用數(shù)字信號處理技術(shù)(DSP)來產(chǎn)生相位和幅度調(diào)制信號[11，12]，不過這種方法受限于 DC-DC轉(zhuǎn)換器自身的效率、帶寬和面積，并且DC-DC轉(zhuǎn)換模塊通常需要使用片外的電感和開關(guān)實(shí)現(xiàn)，這大大限制了PM在RFIC中的應(yīng)用。EER和ET是目前PA效率增強(qiáng)的主流技術(shù)。EER通過包絡(luò)檢波器和限幅器將輸入信號分解成幅度信號和相位信號，因此可以用非線性PA來放大相位信號，而PA的電壓則由幅度信號調(diào)制，從而可以達(dá)到較大的效率，如圖2所示，但EER內(nèi)部固有的非線性導(dǎo)致幅度調(diào)制路徑和相位調(diào)制路徑間存在延時[13，14]。

圖1 PM調(diào)制系統(tǒng)

圖2 包絡(luò)消除與恢復(fù)（EER）

與EER不同的是，ET使用線性的PA，如圖3所示。因此，ET的最大的一個好處就是沒有類似于EER的這種延時失配現(xiàn)象[15]，從而使 ET技術(shù)可以在增強(qiáng)效率的基礎(chǔ)上通過其他技術(shù)來取得線性度和效率之間的折中，并可以應(yīng)用于寬帶信號[16]。ET主要目標(biāo)是為了當(dāng)輸入高PARP信號時，同時在最大輸出功率和在功率回退區(qū)域獲得最大工作效率，且滿足高線性度的要求，如EVM和ACLR等。另外，ET技術(shù)的效率和線性度依賴于電源調(diào)制器（Supply Modulator），如果電源調(diào)制效率低下，則ET整體的效率就非常低，因此必須增強(qiáng)電源調(diào)制器的線性度，文獻(xiàn)[17]通過雙開關(guān)和前饋信號來增強(qiáng)電源調(diào)制器的效率。為了精確跟蹤寬帶信號并不產(chǎn)生明顯失真，需要提高電源調(diào)制器的工作帶寬[18]。

圖3 包絡(luò)跟蹤RFPA系統(tǒng)

使用ET技術(shù)可以大幅度提高功率回退時的效率，如圖4所示，為了減小復(fù)雜性和提高跟蹤精度，電源調(diào)制器可以通過開關(guān)實(shí)現(xiàn)在線性區(qū)使PA工作電壓保持一個較小的恒定值，而在過渡區(qū)和壓縮區(qū)則通過調(diào)制信號的包絡(luò)來調(diào)制PA的工作電壓，如圖5所示。采用這種方式的ET技術(shù)有一個缺點(diǎn)，那就是增益會有所降低，如圖6所示，但這種方式較固定電壓的方式有著較低的ACLR和EVM，特別是在高輸出功率的情況下，如圖7和圖8所示。

圖4 包絡(luò)跟蹤功率放大器的效率示意圖

圖5 通過開關(guān)實(shí)現(xiàn)的電壓調(diào)制示意圖

圖6 ET方式下輸出功率和增益示意圖

圖7 ET和固定電壓下輸出功率和ACLR

圖8 ET和固定電壓方式下輸出功率和EVM

ET技術(shù)的一個優(yōu)點(diǎn)是相位調(diào)制和幅度調(diào)制環(huán)路間沒有延遲失配，故可以在效率、線性度和帶寬間進(jìn)行折中設(shè)計，這些技術(shù)都可以歸納為ET的優(yōu)化技術(shù)，其中較為重要的是改善線性度，而包絡(luò)整形(Envelope-shaping)是改善線性度的一個有效方法[1]，其結(jié)果可以通過跟蹤掃描的點(diǎn)來表示出來[19]。這種方法可以改善工作于 ET方式下的PA性能，包括效率和線性度[20]，通過結(jié)合其他電路拓?fù)浣Y(jié)構(gòu)，可以更進(jìn)一步改善ET PA的效率。文獻(xiàn)[21]通過采用偽差分的拓?fù)浣Y(jié)構(gòu)，結(jié)合 SiGe BICMOS的TSV技術(shù)實(shí)現(xiàn)了一個高效率的ET-PA系統(tǒng)。

改善ET的效率的另一個有效的方法是像傳統(tǒng)開關(guān)PA一樣引入工作在飽和區(qū)的功率放大器（Saturated Power Amplifier），這樣不僅可以提高 ET PA的輸出功率，還可以最大化效率。

為了同時改善PA的動態(tài)范圍、線性度和效率，可以采用動態(tài)反饋控制(Dynamic feedback control)和共源共柵Cascode結(jié)構(gòu)的電路拓?fù)鋄22]，這種結(jié)構(gòu)中的 CG級采用了自偏置技術(shù)，從而改善了線性度和效率。不過這種結(jié)構(gòu)也存在著自身的缺陷，因?yàn)镃G級的晶體管的非線性會使整體的線性度下降，而且漏-柵間的擊穿電壓問題將是這種結(jié)構(gòu)的一個瓶頸。這是因?yàn)楣ぷ饔贓T PA的CG級在ET PA工作于功率回退區(qū)時，由于電源調(diào)制器的作用，PA的工作電壓會很小，而且Cascode結(jié)構(gòu)的飽和電壓相對較高（如 knee電壓），使晶體管工作在線性區(qū),從而使ET PA在峰值功率和回退時的功率增益會有著很大的偏差，這就使PA的線性度和動態(tài)范圍性能下降了[23]。這個問題存在的根本原因是因?yàn)?CG級的偏置電壓是固定的，因此，可以通過柵極自適應(yīng)動態(tài)偏置技術(shù)和 Cascode反饋偏置(Cascode Feedback Bias Technique)技術(shù)進(jìn)行折中設(shè)計，反饋偏置技術(shù)利用在CMOS工藝下CG晶體管的泄露信號通過負(fù)反饋環(huán)路反饋到偏置電路，從而改善 CMOS PA的線性度[24]，采用共源共柵 Cascode結(jié)構(gòu)的另外一個需要仔細(xì)考慮的問題是關(guān)于CG級和CS級的尺寸比例，這在一定程度上會影響PA整體的效率[22]。對于 ET技術(shù)在多頻多模情況下的應(yīng)用，簡單而高效的方法是通過并聯(lián)一個開關(guān)電容從而實(shí)現(xiàn)兩個模式間的切換，文獻(xiàn)[1]通過結(jié)合升壓電源調(diào)制器(Boosted supply modulator)和開關(guān)電容實(shí)現(xiàn)了一個雙模多頻帶的高效率ET功率放大器，使 ET PA不僅可以工作在高功率模式，還可以工作于低功率模式。

由于多數(shù)移動設(shè)備可以在多個網(wǎng)絡(luò)制式間相互切換，因此，對于工作于類似于GSM/EDGE網(wǎng)絡(luò)制式下的PA，可以采用其他技術(shù)來增強(qiáng)效率。如采用反相結(jié)構(gòu)（outphasing architecture）的PA，這種結(jié)構(gòu)最大的優(yōu)點(diǎn)是可以使用非線性PA，且不需要額外的電源調(diào)制器就可以獲得較大的效率并不會引起輸出電壓擺幅下降，最大的缺點(diǎn)就是輸出端的求和電路不可避免會存在著功率損耗，因此求和的兩條路徑間的匹配會影響到整體電路的效率[25]。Doherty PA也是一種能夠有效提高功率回退區(qū)效率的增強(qiáng)技術(shù)，最大的理論效率可以達(dá)到79%，并擴(kuò)展大概 6 dB的線性范圍[26]，不過，這種技術(shù)由于需要采用1/4波長傳輸線，不僅增加了損耗，還需要占據(jù)較大的芯片面積，從而大大限制了其在RFIC的應(yīng)用。

高電壓應(yīng)用下的效率增強(qiáng)，可以采用傳統(tǒng)的開關(guān)功率放大器，其中關(guān)鍵問題是片上電源的耦合和反彈[27]，一個可行的解決方案是采用兩個較寬的開關(guān)PA并聯(lián)代替原來的開關(guān)PA，從而避免了開關(guān)PA的感性反饋，從而減小了電源耦合[6]。另外，通過采用壓電器件(Piezoelectric Device)，可以使PA輸出幾十瓦的功率并且有著很高的集成度，這種壓電器件有著很好的噪聲控制[28]，又因壓電反應(yīng)可以等效為一個壓電電容，因此并不會增加電路分析的復(fù)雜度。

2 高線性PA的關(guān)鍵技術(shù)研究進(jìn)展

當(dāng)PA工作于高效率區(qū)時，PA將會因本身的非線性而出現(xiàn)功率壓縮，從而減小了PA的功率增益，而當(dāng)PA工作于功率回退區(qū)時，PA的實(shí)際工作效率非常低，這將會消耗大部分電能，因此，PA的線性化目的是改善PA的整體線性度，且使整體的效率比功率回退時的效率高。PA的線性體現(xiàn)為兩個方面：AM-AM和AM-PM失真。而衡量PA的線性度和偏離程度的指標(biāo)，應(yīng)該根據(jù)系統(tǒng)的要求和調(diào)制方式來決定。PA常用的線性度指標(biāo)有ACPR、EVM、1 dB壓縮輸出功率和三階交調(diào)點(diǎn)，在工程上常用單音(single tone)和雙音信號(two tone)對 PA分別進(jìn)行諧波和交調(diào)失真等非線性測量與分析。此時，ACPR代表頻譜帶外的失真，而EVM代表帶內(nèi)失真。由于雙音信號會對相鄰信道造成干擾，所以對于某一信道，都有一個頻譜限制(spectral mask)。

改善PA的線性度的一個常用方法是通過反相的非線性補(bǔ)償電路來抵消原來電路的非線性[29-31]，這些電路通過補(bǔ)償AM-AM或者是AM-PM失真來達(dá)到優(yōu)化線性度的目的，然而，2-D電路綜合技術(shù)（2DCST），利用電流-電壓轉(zhuǎn)換器和可調(diào)的壓控電容（Voltage Characteristic Capacitor）實(shí)現(xiàn)同時補(bǔ)償AM-AM和AM-PM失真，且不需要反相電路[32]。雖然這些技術(shù)可以比較有效地改善PA的線性度，不過這些技術(shù)需要額外的控制單元，如電流-電壓轉(zhuǎn)換器等，從而限制了其在RFIC方面的廣泛應(yīng)用。

反饋是改善PA線性度的另外一種有效的方法，而且可以改善帶寬，不過前提是犧牲了增益。前饋技術(shù)(Feed Forward)廣泛應(yīng)用于高穩(wěn)定性要求的 PA設(shè)計中，主要通過前饋錯誤環(huán)路獲得原始信號的錯誤信號，然后將放大后的信號與錯誤信號相減，從而得到線性的信號，如圖9所示。如果其內(nèi)部的兩級PA是穩(wěn)定的，則整體的PA就是非常穩(wěn)定的，然而前饋技術(shù)的如下幾個缺陷使其在RFIC中的應(yīng)用極其有限：

(1)如果延時單元由無源器件組成，則會增大PA整體的損耗，如果由有源器件組成，則會因?yàn)闊o源器件的非線性造成失真；

(2)輸出級的減法器間的損耗，大大降低了 PA的整體效率；

(3)整PA線性度的改善決定于每個減法器的信號的增益和相位匹配。

圖9 前饋技術(shù)示意圖

采用 Cartesian負(fù)反饋技術(shù)(Cartesian Feedback)[33]可以克服前饋技術(shù)的以上缺點(diǎn)，因?yàn)镃artesian Feedback不需要使用減法器，如圖10所示，并且對環(huán)路間的失配不敏感，與Cartesian Feedback技術(shù)相似的還有極化環(huán)路反饋技術(shù)(Polar Loop Feedback)[34]，這兩種技術(shù)有著相反的特性，不過都對負(fù)載和PVT的變化不敏感，而較大的缺點(diǎn)就是環(huán)路的帶寬受限，文獻(xiàn)[33]通過犧牲較大的輸出功率而實(shí)現(xiàn)帶寬超過10 MHz的PA。與改善效率的方法一樣，同樣可以通過在Cascode結(jié)構(gòu)中結(jié)合反饋和自適應(yīng)偏置技術(shù)來改善線性度[35]。

將RF輸出信號直接反饋到輸入端，雖然可以獲得較大的帶寬，但在RF頻率上容易造成PA不穩(wěn)定，從而產(chǎn)生振蕩，雖然文獻(xiàn)[36]通過結(jié)合偏置技術(shù)改善了這種情況，但其所采用的方法僅僅適用于驅(qū)動級。為了克服直接負(fù)反饋在 RF頻率下不穩(wěn)定的缺點(diǎn)，文獻(xiàn)[37]通過直接檢測輸入和輸出端的信號相位和幅度，采用雙路閉環(huán)負(fù)反饋結(jié)構(gòu)。這種方法又稱功率反饋(Power Feedback)，這種結(jié)構(gòu)通過消除AM-AM失真的方法來實(shí)現(xiàn)輸出較大的功率而沒有群延時失真[38]，不過這種方法得益于III-V類工藝的優(yōu)點(diǎn)，因此并不適用于CMOS工藝，因?yàn)镃MOS工藝本身的線性度較差，且其非線性的柵極電容會造成較大的AM-AM和AM-PM失真。

采用預(yù)失真技術(shù)（Pre-distortion）也是一種比較可行的線性PA結(jié)構(gòu)，不過這種結(jié)構(gòu)得益于預(yù)先可估計的失真模型，從而構(gòu)建與之相反的模型電路來達(dá)到失真補(bǔ)償?shù)哪康?。如果PA的非線性特性隨工藝、溫度和負(fù)載阻抗變化時，預(yù)失真技術(shù)并不是理想的解決方案，因?yàn)楹茈y去同時構(gòu)建一個全方面的失真模型。

圖 10 Cartesian反饋示意圖

3 總結(jié)

隨著移動設(shè)備的功能越來越復(fù)雜，集成度越來越高，單片實(shí)現(xiàn)RF前端模組有著重要的研究意義，又因?yàn)镽F的基帶處理單元基本都使用硅工藝，與之兼容的硅CMOS工藝是很好的解決方案。雖然CMOS工藝因?yàn)槲锢砣毕菰谛阅苌媳炔簧?III-V類工藝，但是隨著研究的深入，通過結(jié)合其他優(yōu)化技術(shù)，使用CMOS實(shí)現(xiàn)RF的一些重要模塊已經(jīng)成為可能。

隨著新一代網(wǎng)絡(luò)（4G/LTE）的應(yīng)用和逐漸普及，移動通信的數(shù)據(jù)空前增長，移動設(shè)備對電池續(xù)航時間的要求也大大提升。LTE上行鏈路信號采用SC-FDMA調(diào)制方式，均峰比明顯高于W-CDMA。PA作為移動終端中耗能最大的模塊之一，LTE上行鏈路信號的功率電平大部分時間都保持在較低值，極少達(dá)到峰值功率，因此，PA大部分時間工作在功率回退區(qū)，從而消耗電池電能，進(jìn)而影響設(shè)備的散熱設(shè)計功耗(TDP)。

包絡(luò)跟蹤(ET)技術(shù)根據(jù)PA的輸入信號的包絡(luò)動態(tài)調(diào)整PA的工作電壓，使PA在回退時也有著較高的效率，且 ET內(nèi)部有著固有的線性特性，使 ET PA很容易在線性度、效率和帶寬之間的進(jìn)行折中設(shè)計，所以ET是應(yīng)用于LTE環(huán)境的一個較好的解決方案。

非線性是PA處理類似于LTE這些高PAPR信號的另外一個問題，因?yàn)殡S著輸入信號功率的加大，PA會因?yàn)閮?nèi)部的非線性而出現(xiàn)功率增益壓縮，從而無法線性放大輸入信號而出現(xiàn)失真，最終導(dǎo)致ACLR和EVM超標(biāo)。PA的線性度的改善可以采用反饋和數(shù)字預(yù)失真的方法，不過采用預(yù)失真的方法需要提供一個比較完善的失真模型，而反饋則會使增益下降。隨著DSP技術(shù)的成熟，數(shù)字預(yù)失真技術(shù)也逐漸成為ET PA的主流線性優(yōu)化技術(shù)。

[1]YUNSUNG C，DAEHYUN K，JOOSEUNG K，et al.A dual power-mode multi-band power amplifier with envelope tracking for handset applications[J].IEEE Transactions on Microwave Theory and Techniques，2013，61(4)：1608-1619.

[2]KANG D，DAEKYU Y，KYOUNGJOON M，et al.A highly efficient and linear class-AB/F power amplifier for multimode operation[J].IEEE Transactions on Microwave Theory and Techniques，2008，56(1)：77-87.

[3]YU Z，METZGER A G，ZAMPARDI P J，et al.Linearity improvement of HBT-based Doherty power amplifiers based on a simple analytical model[J].IEEE Transactions on Microwave Theory and Techniques，2006，54(12)：4479-4488.

[4]YOUNGOO Y，CHOI K，WELLER K P.DC boosting effect of active bias circuits and its optimization for class-AB InGaP-GaAs HBT power amplifiers[J].IEEE Transactions on Microwave Theory and Techniques，2004，52(5)：1455-1463.

[5]CHOWDHURY D，HULL C D，DEGANI O B，et al.A fully integrated dual-mode highly linear 2.4 GHz CMOS power amplifier for 4G WiMax applications[J].IEEE Journal of Solid-State Circuits，2009，44(12)：3393-3402.

[6]Haifeng M，van der Zee R，Nauta B.Design and analysis of a high-efficiency high-voltage class-D power output stage[J]. IEEE Journal of Solid-State Circuits，2014，49(7)：1514-1524.

[7]KRISHNAMURTHY V，HERSHBERGER K，EPLETT B，et al.SiGe power amplifier ICs for 4G(WIMAX and LTE) mobile and nomadic applications[C].Radio Frequency Integrated Circuits Symposium(RFIC)，2010 IEEE；2010 23-25 May 2010.

[8]RUILI W，LOPEZ J，YAN L，et al.A highly efficient 1-Watt broadband class-J SiGe power amplifier at 700 MHz[C]. Silicon Monolithic Integrated Circuits in RF Systems(SiRF)，2012 IEEE 12th Topical Meeting on；2012 16-18 Jan. 2012.

[9]JOONGJIN N，JIN-HO S，KIM B.A handset power amplifier with high efficiency at a low level using load-modulation technique[J].IEEE Transactions on Microwave Theory and Techniques，2005，53(8)：2639-2644.

[10]YAN L，LOPEZ J，PO-HSING W，et al.A SiGe envelopetracking power amplifier with an integrated CMOS envelope modulator for mobile WiMAX/3GPP LTE transmitters[J]. IEEE Transactions on Microwave Theory and Techniques，2011，59(10)：2525-2536.

[11]NAKATANI T，RODE J，KIMBALL D F，et al.Digitallycontrolled polar transmitter using a Watt-Class currentmode class-D CMOS power amplifier and guanella reverse balun for handset applications[J].IEEE Journal of Solid-State Circuits，2012，47(5)：1104-1112.

[12]KAHN L R.Single-sideband transmission by envelope elimination and restoration[J].Proceedings of the IRE，1952，40(7)：803-806.

[13]REYNAERT P，STEYAERT M S J.A 1.75-GHz polar modulated CMOS RF power amplifier for GSM-EDGE[J]. IEEE Journal of Solid-State Circuits，2005，40(12)：2598-2608.

[14]WALLING J S，TAYLOR S S，ALLSTOT D J.A class-G supply modulator and class-E PA in 130 nm CMOS[J]. IEEE Journal of Solid-State Circuits，2009，44(9)：2339-2347.

[15]WING-YEE C，BAKKALOGLU B，KIAEI S.A 10 MHz bandwidth，2 mV ripple PA regulator for CDMA transmitters[J].IEEE Journal of Solid-State Circuits，2008，43 (12)：2809-2819.

[16]LOPEZ J，YAN L，POPP J D，et al.Design of highly efficient wideband RF polar transmitters using the envelopetracking technique[J].IEEE Journal of Solid-State Circuits，2009，44(9)：2276-2294.

[17]CHIN H，ANDING Z，YAN J J，et al.Digitally assisted dual-switch high-efficiency envelope amplifier for envelope-tracking base-station power amplifiers[J].IEEE Transactions on Microwave Theory and Techniques，2011，59(11)：2943-2952.

[18]YAN J J，CHIN H，KIMBALL D F，et al.Design of a 4-W envelope tracking power amplifier with more than one octave carrier bandwidth[J].IEEE Journal of Solid-State Circuits，2012，47(10)：2298-2308.

[19]DONGSU K，KANG D，JINSUNG C，et al.Optimization for envelope shaped operation of envelope tracking power amplifier[J].IEEE Transactions on Microwave Theory and Techniques，2011，59(7)：1787-1795.

[20]HASSAN M，LARSON L E，LEUNG V W，et al.A wideband CMOS/GaAs HBT envelope tracking power amplifier for 4G LTE mobile terminal applications[J].IEEE Transactions on Microwave Theory and Techniques，2012，60 (5)：1321-1330.

[21]Ruili W，Yen-Ting L，Lopez J，et al.High-efficiency silicon-based envelope-tracking power amplifier design with envelope shaping for broadband wireless applications[J]. IEEE Journal of Solid-State Circuits，2013，48(9)：2030-2040.

[22]SANGSU J，KYUNGHOON M，BYUNGJOON P，et al. CMOS saturated power amplifier with dynamic auxiliary circuits for optimized envelope tracking[J].IEEE Transactions on Microwave Theory and Techniques，2014，62(12)：3425-3435.

[23]SANGSU J，KYUNGHOON M，BYUNGJOON P，et al. Dynamic feedback and biasing for a linear CMOS power amplifier with envelope tracking[C].Microwave Symposium (IMS)，2014 IEEE MTT-S International；2014 1-6 June 2014.

[24]Hamhee J，Kun-Seok L，Ockgoo L，et al.A cascode feedback bias technique for linear CMOS power amplifiers in a multistage cascode topology[J].IEEE Transactions on Microwave Theory and Techniques，2013，61(2)：890-901.

[25]HONGTAO X，PALASKAS Y，RAVI A，et al.A flip-chippackaged 25.3 dBm Class-D outphasing power amplifier in 32 nm CMOS for WLAN application[J].IEEE Journal of Solid-State Circuits，2011，46(7)：1596-1605.

[26]RAZAVI B.RF Microelectronics[M].USA：Hall PTR，1998.

[27]TOMBAK A，BAETEN R J，JORGENSON J D，et al.Integration of a cellular handset power amplifier and a DC/DC converter in a Silicon-On-Insulator(SOI)technology[C]. Radio Frequency Integrated Circuits Symposium，2008.

[28]WALLENHAUER C，GOTTLIEB B，ZEICHFUSL R，et al. Efficiency-improved high-voltage analog power amplifier for driving piezoelectric actuators[J].IEEE Transactions on Circuits and Systems I：Regular Papers，2010，57(1)：291-298.

[29]BARRIE G.The multi-tanh principle：a tutorial overview[J]. IEEE Journal of Solid-State Circuits，1998，33(1)：2-17.

[30]KIMURA K.The ultra-multi-tanh technique for bipolar linear transconductance amplifiers[J].IEEE Transactions on Circuits and Systems I：Fundamental Theory and Applications，1997，44(4)：288-302.

[31]WEBSTER D R，HAIGH D G，PARKER A E，et al.Novel circuit synthesis technique using short channel GaAs FETs giving reduced intermodulation distortion[C].Circuits and Systems，1995 ISCAS′95，1995.

[32]MIAOFU D，GARD K G，STEER M B.A highly linear and efficient CMOS RF power amplifier with a 2-D circuitsynthesis technique[J].IEEE Transactions on Microwave Theory and Techniques，2012，60(9)：2851-2862.

[33]ISHIHARA H，HOSOYA M，OTAKA S，et al.A 10 MHz signal bandwidth cartesian-loop transmitter capable of offchip PA linearization[C].Solid-State Circuits Conference Digest of Technical Papers(ISSCC)，2010.

[34]PULLELA R，TADJPOUR S，ROZENBLIT D，et al.An integrated closed-loop polar transmitter with saturation prevention and low-IF receiver for quad-band GPRS/ EDGE[C].Solid-State Circuits Conference-Digest of Technical Papers，2009.

[35]SANGSU J，BYUNGJOON P，KYUNGHOON M，et al. Linearization of CMOS cascode power amplifiers through adaptive bias control[J].IEEE Transactions on Microwave Theory and Techniques，2013，61(12)：4534-4543.

[36]HAMHEE J，Kun-Seok L，OCKGOO L，et al.A 40% PAE linear CMOS power amplifier with feedback bias technique for WCDMA applications[C].Radio Frequency Integrated Circuits Symposium(RFIC)，2010.

[37]KOUSAI S，ONIZUKA K，YAMAGUCHI T，et al.A 28.3 mW PA-Closed loop for linearity and efficiency improvement integrated in a+27.1 dBm WCDMA CMOS power amplifier[J].IEEE Journal of Solid-State Circuits，2012，47 (12)：2964-2973.

[38]BO S，SUNDSTRO X M L.Design and implementation of a CMOS power feedback linearization IC for RF power amplifiers[C].Circuits and Systems，1999 ISCAS′99 Proceedings of the 1999 IEEE International Symposium on，1999.

圖5 三維笛卡爾空間的機(jī)械臂運(yùn)動軌跡

圖6 笛卡爾空間機(jī)械臂位置誤差曲線

5 結(jié)論

本文采用仿人智能控制理論解決了無標(biāo)定視覺伺服控制的問題，采用了多模態(tài)視覺控制器來進(jìn)行運(yùn)動空間的定位，并且通過仿真平臺驗(yàn)證了該理論的正確性。

但本文的視覺伺服控制器只對機(jī)械臂在像平面上的運(yùn)動進(jìn)行了規(guī)劃，并未考慮到笛卡爾空間的運(yùn)動軌跡，存在機(jī)械臂笛卡爾空間的運(yùn)動不是最優(yōu)路徑的問題，仍需做進(jìn)一步改進(jìn)。

參考文獻(xiàn)

[1]蔡自興．機(jī)器人學(xué)[M]．北京：清華大學(xué)出版社，2000：46-54．

[2]張何棟.面向機(jī)器人的視覺伺服控制器設(shè)計[D].杭州：浙江工業(yè)大學(xué)，2014.

[3]丁建華.機(jī)器人視覺伺服控制方法的設(shè)計與研究[D].杭州：浙江工業(yè)大學(xué)，2013，3

[4]劉鵬玉.服務(wù)機(jī)器人手眼協(xié)調(diào)仿生控制研究[D].上海：上海大學(xué)，2012.

[5]陳眾.基于仿人智能控制理論的 UPFC智能控制器結(jié)構(gòu)設(shè)計研究[D].重慶：重慶大學(xué)，2003.

[6]鄧萌.自主機(jī)器人全局定位系統(tǒng)的研究與應(yīng)用[D].重慶：重慶大學(xué)，2007.

[7]CUPERTINO F，GIORDANO V，MININNO E，et al.A neural visual servoing in uncalibrated environments for robotic manipulators[C].Systems,Man and Cybernetics,2004 IEEE International Conference on.IEEE，2004，6：5362-5367.

(收稿日期：2015-08-23)

作者簡介：

龔飛（1989-），男，碩士研究生，主要研究方向：機(jī)器視覺。

謝明（1963-），男，碩士生導(dǎo)師，主要研究方向：智能汽車，智能機(jī)器人，機(jī)器人視覺，人工智能。

王夢佳（1990-），女，碩士研究生，主要研究方向：嵌入式。

Survey of high efficiency and linearity of CMOS power amplifiers

Lin Junming，Zheng Yaohua，Zhang Zhihao，Zhang Guohao
（School of Information Engineering,Guangdong University of Technology,Guangzhou 510006，China）

CMOS process is the ideal solution for monolithic integrated circuit in terms of low cost and compatibility for baseband circuitries.Based upon the requirements applied for specific modulation scheme of modern communication systems,the purpose of this paper is to present the state of the art of the techniques of which the benefits and drawbacks are compared,to enhance the efficiency and linearity of power amplifiers(PAs).In addition,the developing trend of enveloping tracking power amplifiers(ET PAs) applied for LTE applications is presented.

power amplifier；efficiency；linearity；LTE；CMOS；envelope tracking

TN722.7+5；TN323+.4

A

10.16157/j.issn.0258-7998.2015.11.005

林俊明，鄭耀華，張志浩，等.CMOS射頻功率放大器高效率和高線性度研究進(jìn)展[J].電子技術(shù)應(yīng)用，2015，41 (11)：17-23.

英文引用格式：Lin Junming，Zheng Yaohua，Zhang Zhihao，et al.Survey of high efficiency and linearity of CMOS power amplifiers[J]. Application of Electronic Technique，2015，41(11)：17-23.

2015-06-03）

林俊明（1991-），男，碩士研究生，主要研究方向：射頻、微波及毫米波單片集成電路及組件等方面的產(chǎn)品研究。

鄭耀華（1988-），男，碩士研究生，主要研究方向：微波理論、現(xiàn)代微波天線的關(guān)鍵技術(shù)以及射頻功率放大器射頻的產(chǎn)品研究。

張志浩（1989-），男，博士研究生，主要研究方向：SOI CMOS射頻功率放大器與仿真以及超高頻射頻開關(guān)技術(shù)。