發(fā)動(dòng)機(jī)試車高速采集數(shù)據(jù)關(guān)鍵技術(shù)的實(shí)踐

高　穎

(陜西國(guó)際商貿(mào)學(xué)院，陜西 西安 712000)

發(fā)動(dòng)機(jī)試車高速采集數(shù)據(jù)關(guān)鍵技術(shù)的實(shí)踐

高穎

(陜西國(guó)際商貿(mào)學(xué)院，陜西 西安 712000)

摘要：為了適用發(fā)動(dòng)機(jī)試車高速采集數(shù)據(jù)的需要，迫切需要對(duì)高速數(shù)據(jù)采集系統(tǒng)進(jìn)行研究，提高高速數(shù)據(jù)采集系統(tǒng)的性能。選擇了IEEE1394作為數(shù)據(jù)傳輸模式，建立了一個(gè)基于FPGA、DSP和IEEE1394總線的高速數(shù)據(jù)采集系統(tǒng)，滿足了發(fā)動(dòng)機(jī)試車高速采集數(shù)據(jù)的部分需要。

關(guān)鍵詞：發(fā)動(dòng)機(jī)；高速數(shù)據(jù)采集；關(guān)鍵技術(shù)；實(shí)踐

發(fā)動(dòng)機(jī)試車是發(fā)動(dòng)機(jī)出廠前的最后一道程序。發(fā)動(dòng)機(jī)試車高速采集數(shù)據(jù)是指在發(fā)動(dòng)機(jī)試車過程中，以高采樣率采集發(fā)動(dòng)機(jī)零部件的振動(dòng)、位移和轉(zhuǎn)速等數(shù)據(jù)的過程。數(shù)據(jù)采集是獲取信息的手段，通過采集發(fā)動(dòng)機(jī)試車的數(shù)據(jù)并進(jìn)行分析，能夠幫助研究人員了解發(fā)動(dòng)機(jī)零部件的動(dòng)態(tài)響應(yīng)特性，不斷推動(dòng)發(fā)動(dòng)機(jī)技術(shù)的發(fā)展。隨著發(fā)動(dòng)機(jī)應(yīng)用領(lǐng)域的擴(kuò)大，對(duì)于發(fā)動(dòng)機(jī)的性能要求更加嚴(yán)格，發(fā)動(dòng)機(jī)試車的重要性越來越大。作為發(fā)動(dòng)機(jī)試車工作中最重要的一環(huán)，發(fā)動(dòng)機(jī)試車高速采集數(shù)據(jù)要求實(shí)現(xiàn)實(shí)時(shí)化、準(zhǔn)確化和高效率。要實(shí)現(xiàn)這一目標(biāo)，就要對(duì)發(fā)動(dòng)機(jī)試車高速采集數(shù)據(jù)的關(guān)鍵技術(shù)進(jìn)行研究。

1高速數(shù)據(jù)采集系統(tǒng)的原理

奈奎斯特釆樣定理是應(yīng)用范圍非常廣的頻率采集原理。奈奎斯特釆樣定理簡(jiǎn)稱采樣定理，是指針對(duì)一個(gè)連續(xù)模擬信號(hào)，按一定的時(shí)間間隔以高于該模擬信號(hào)最高頻率2倍的頻率對(duì)其進(jìn)行均勻取樣，通過獲得的一系列采樣數(shù)據(jù)來確定該模擬信號(hào)的原始頻率的測(cè)試方法。

(1)

(2)

當(dāng)脈沖信號(hào)的脈沖寬度越接近脈沖周期時(shí)，采樣越接近理想狀態(tài)。理想狀態(tài)的沖激脈沖函數(shù)為：

(3)

由式2和式3可以得到：

(4)

2高速數(shù)據(jù)采集系統(tǒng)的建立

2.1高速數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)傳輸方式

隨著發(fā)動(dòng)機(jī)技術(shù)的不斷提高，人們對(duì)數(shù)據(jù)采集系統(tǒng)的要求越來越高。由于人們對(duì)數(shù)據(jù)的要求更加精細(xì)，傳統(tǒng)的低速數(shù)據(jù)采集系統(tǒng)已經(jīng)不適應(yīng)現(xiàn)在的研究需求。為了在同樣的時(shí)間內(nèi)獲得更多的數(shù)據(jù)，研究人員開始設(shè)計(jì)和研究高速數(shù)據(jù)采集系統(tǒng)。目前，高速數(shù)據(jù)采集系統(tǒng)已經(jīng)逐漸成熟，并應(yīng)用于航天、航空和軍事等各大領(lǐng)域之中。發(fā)動(dòng)機(jī)試車高速采集數(shù)據(jù)要借助高速數(shù)據(jù)采集系統(tǒng)來實(shí)現(xiàn)。高速數(shù)據(jù)采集系統(tǒng)的性能直接影響到發(fā)動(dòng)機(jī)試車高速采集數(shù)據(jù)的準(zhǔn)確性、實(shí)時(shí)性和可靠性。研究如何提高高速數(shù)據(jù)采集系統(tǒng)性能是提高發(fā)動(dòng)機(jī)高速采集數(shù)據(jù)技術(shù)的關(guān)鍵。為了保證高速采集數(shù)據(jù)的及時(shí)性和準(zhǔn)確性，發(fā)動(dòng)機(jī)試車的測(cè)試系統(tǒng)必須加強(qiáng)數(shù)據(jù)的采集和解算能力[1]。接口的傳輸速度對(duì)數(shù)據(jù)采集系統(tǒng)的精確度和工作效率影響非常大。對(duì)于作為數(shù)據(jù)采集工作難度更加大的高速數(shù)據(jù)采集系統(tǒng)而言，接口的傳輸速度的意義更為重大。

傳統(tǒng)的發(fā)動(dòng)機(jī)試車高速數(shù)據(jù)采集系統(tǒng)采用串行總線數(shù)據(jù)傳輸方式。發(fā)動(dòng)機(jī)試車測(cè)控系統(tǒng)上通常帶有多個(gè)串行通信接口，比如電子控制器的串行通信接口、帶有二次儀表的設(shè)備上的串行通信接口等。由于各個(gè)串行通信接口的數(shù)據(jù)標(biāo)準(zhǔn)不一樣，要實(shí)現(xiàn)串口之間的通信就要統(tǒng)一串行通信接口類型。通常做法是采用協(xié)議轉(zhuǎn)換器轉(zhuǎn)換通信接口的數(shù)據(jù)類型或者采用串口拓展卡分別收集各個(gè)接口的相關(guān)數(shù)據(jù)。這種串行總線數(shù)據(jù)在過去的發(fā)動(dòng)機(jī)試車的數(shù)據(jù)采集中發(fā)揮了非常大的作用。然而，隨著對(duì)發(fā)動(dòng)機(jī)的性能要求逐漸提高，對(duì)發(fā)動(dòng)機(jī)數(shù)據(jù)參數(shù)的及時(shí)性和精密性的要求更加嚴(yán)格，這種傳輸方式的傳輸速度慢、靈活性差和可靠性低等缺陷日益明顯。目前，許多測(cè)試項(xiàng)目轉(zhuǎn)向動(dòng)態(tài)參數(shù)測(cè)試，而串行總線數(shù)據(jù)傳輸方式無法滿足動(dòng)態(tài)參數(shù)采集的要求，在這些項(xiàng)目中無法發(fā)揮作用，因此，要對(duì)高速數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)傳輸方式進(jìn)行改革。

IEEE1394是一種高速串行總線，遵循IEEE1394串行總線標(biāo)準(zhǔn)。IEEE1394串行總線標(biāo)準(zhǔn)是1995年IEEE制定的一種高速數(shù)據(jù)傳輸總線標(biāo)準(zhǔn)。IEEE1394有異步傳輸和等時(shí)傳輸2種傳輸模式。等時(shí)傳輸多用于實(shí)時(shí)性的任務(wù)，以大容量實(shí)時(shí)傳輸?shù)忍攸c(diǎn)廣泛運(yùn)用于多媒體傳輸領(lǐng)域；異步傳輸具有CRC校驗(yàn)功能，反映比較靈敏。由于IEEE1394總線標(biāo)準(zhǔn)具有傳輸速度快、傳輸形式豐富和配置靈活等優(yōu)勢(shì)，受到了許多行業(yè)研究人員的重視。目前，IEEE1394已被廣泛運(yùn)用于航空、醫(yī)療、汽車和計(jì)算機(jī)等各個(gè)領(lǐng)域。將IEEE1394串行總線作為高速數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)傳輸模式，可以有效地解決系統(tǒng)控制器與子系統(tǒng)之間的通信問題，有效地突破數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)接口傳輸速度慢的技術(shù)瓶頸，符合高速數(shù)據(jù)采集系統(tǒng)實(shí)時(shí)性和高可靠性的要求，因此，采用IEEE1394作為發(fā)動(dòng)機(jī)試車高速數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)傳輸模式是數(shù)據(jù)采集技術(shù)發(fā)展的一個(gè)發(fā)展趨勢(shì)。

2.2基于IEEE1394、DSP和FPGA建立的高速數(shù)據(jù)采集系統(tǒng)

2.2.1高速數(shù)據(jù)采集系統(tǒng)框架設(shè)計(jì)

IEEE1394是一種高速串行總線，協(xié)議結(jié)構(gòu)包括鏈路層、物理層和事務(wù)層等3個(gè)協(xié)議分層(見圖1)。事務(wù)層讀取、比較和交換CSR中的數(shù)據(jù)，支持異步傳輸?shù)淖x寫和鎖定操作；鏈路層將事務(wù)層的請(qǐng)求轉(zhuǎn)化為相應(yīng)的邏輯信號(hào)，實(shí)現(xiàn)對(duì)異步數(shù)據(jù)包的尋址、校驗(yàn)功能；物理層將鏈路層的邏輯信號(hào)轉(zhuǎn)化為電信號(hào)放在串行總線上。IEEE1394的3個(gè)協(xié)議分層相互獨(dú)立，協(xié)議內(nèi)容比較復(fù)雜，因此，在實(shí)際應(yīng)用中，IEEE1394多采用專用總線接口芯片。

圖1　IEEE1394協(xié)議結(jié)構(gòu)

一般來說，數(shù)據(jù)采集系統(tǒng)常用的芯片有單片機(jī)、DSP、ARM和FPGA等。DSP是一種功能強(qiáng)大的微處理器，對(duì)數(shù)學(xué)信號(hào)進(jìn)行處理，但是工作時(shí)鐘頻率較低。FPGA有利于簡(jiǎn)化系統(tǒng)設(shè)置，保證數(shù)據(jù)采集系統(tǒng)的穩(wěn)定性、實(shí)時(shí)性和可靠性，但是面對(duì)復(fù)雜計(jì)算的處理能力不足；因此，將DSP和FPGA結(jié)合起來，集合DSP、FPGA和IEEE1394的優(yōu)點(diǎn)設(shè)計(jì)出數(shù)據(jù)采集系統(tǒng)，利用DSP+FPGA來控制IEEE1394鏈路層芯片和物理層芯片，既可以實(shí)現(xiàn)系統(tǒng)采集的存盤要求，又可以滿足數(shù)據(jù)采集系統(tǒng)體積小、質(zhì)量輕的設(shè)計(jì)要求。

高速數(shù)據(jù)采集系統(tǒng)框架設(shè)計(jì)如圖2所示。首先由DSP完成數(shù)據(jù)和圖像的處理和解碼,再將DSP處理完畢的數(shù)據(jù)通過PFGA進(jìn)行數(shù)字信號(hào)處理，最后將處理好的信號(hào)通過IEEE1394傳送給計(jì)算機(jī)。

圖2　高速數(shù)據(jù)采集系統(tǒng)框架

圖3　數(shù)據(jù)采集系統(tǒng)功能配置

系統(tǒng)具體功能配置如圖3所示。這個(gè)功能配置系統(tǒng)以FPGA和DSP等2個(gè)模塊為核心，通過IEEE1394總線與計(jì)算機(jī)進(jìn)行數(shù)據(jù)交換[2]。FPGA的功能主要是負(fù)責(zé)采集經(jīng)過預(yù)處理的信號(hào)，并控制各個(gè)接口；DSP模塊的功能主要是預(yù)處理接入信號(hào)，通過內(nèi)部總線訪問FPGA獲得采集結(jié)果并進(jìn)行變換和算法處理后通過IEEE1394總線上傳到數(shù)據(jù)中心。2.2.2高速數(shù)據(jù)采集系統(tǒng)硬件設(shè)計(jì)方案

基于IEEE1394、DSP和FPGA建立的高速數(shù)據(jù)采集系統(tǒng)的硬件設(shè)計(jì)方案可以劃分為IEEE1394總線通信模塊、模擬信號(hào)集成電路和電源電路等幾個(gè)硬件模塊，其中IEEE1394總線通信模塊是系統(tǒng)硬件設(shè)計(jì)方案的核心。IEEE1394總線模塊主要包括FPGA電路、鏈路層芯片、物理層芯片、電源電路、時(shí)鐘電路和異步存儲(chǔ)器總線接口電路。目前，許多廠商(如Sony、Apple等)都生產(chǎn)IEEE1394協(xié)議的物理層芯片和鏈路層芯片。隨著芯片生產(chǎn)技藝的不斷提高，現(xiàn)在已經(jīng)研發(fā)出物理層和鏈路層集合的芯片，極大地方便了基于IEEE1394總線的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。

模擬信號(hào)采集電路是高速數(shù)據(jù)采集系統(tǒng)硬件設(shè)計(jì)的關(guān)鍵。發(fā)動(dòng)機(jī)的輸出信號(hào)頻率很低，為了提高采集信號(hào)的準(zhǔn)確率，要將頻率信號(hào)進(jìn)行倍頻再轉(zhuǎn)換為模擬信號(hào)，因此，在發(fā)動(dòng)機(jī)試車高速數(shù)據(jù)采集系統(tǒng)中，模擬信號(hào)的采集應(yīng)用最廣泛?？紤]到數(shù)據(jù)采集系統(tǒng)體積小、質(zhì)量輕的設(shè)計(jì)要求，模擬信號(hào)采集電路設(shè)計(jì)要盡量少占用系統(tǒng)的資源，因此，在模擬信號(hào)采集電路中運(yùn)用了FIFO元器件。

FIFO即高速先進(jìn)先出存儲(chǔ)器，具有暫時(shí)保存數(shù)據(jù)，保證數(shù)據(jù)完整性的功能。模擬信號(hào)采集電路的設(shè)計(jì)思路為FPGA將采集得到的信號(hào)進(jìn)行處理，將結(jié)果緩存于FIFO內(nèi)，DSP通過緩沖區(qū)讀取信息，將信息進(jìn)行濾波、倍頻等操作后再將結(jié)果傳到數(shù)據(jù)管理中心。

模擬信號(hào)采集電路的具體設(shè)計(jì)方案如圖4所示。模擬信號(hào)采集電路由信號(hào)調(diào)理電路(RGA模塊)、多路切換開關(guān)、比例放大電路、A/D轉(zhuǎn)換器和FPGA控制電路組成。信號(hào)調(diào)理電路的作用是進(jìn)行濾波和放大信號(hào)，使輸出的電壓值符合A/D轉(zhuǎn)換器的輸入值，因此，信號(hào)調(diào)理電路的調(diào)頻倍數(shù)設(shè)置要考慮A/D的輸入電壓范圍。

圖4　模擬信號(hào)采集電路設(shè)計(jì)方案

2.2.3高速數(shù)據(jù)采集系統(tǒng)軟件設(shè)計(jì)方案

高速數(shù)據(jù)采集系統(tǒng)軟件設(shè)計(jì)流程具體如圖5所示。在接通電源，采集系統(tǒng)通電后，系統(tǒng)自動(dòng)完成初始化工作，軟件進(jìn)行初始化設(shè)置，再通過識(shí)別狀態(tài)配置信號(hào)切換程序模塊。系統(tǒng)的程序模塊主要包括地面支持模塊、正常工作模塊和故障處理模塊。在維護(hù)狀態(tài)下進(jìn)入地面支持模塊，實(shí)現(xiàn)程序維護(hù)升級(jí)和下載故障記錄工作[3]。在正常工作狀態(tài)下，高速數(shù)據(jù)采集系統(tǒng)根據(jù)IEEE1394發(fā)出的控制命令切換工作狀態(tài)，有周期性地采集和處理接口輸入的數(shù)據(jù)并輸出處理后的數(shù)據(jù)。當(dāng)通過自檢程序發(fā)現(xiàn)故障時(shí)進(jìn)入故障處理模塊，記錄故障接口并上報(bào)數(shù)據(jù)狀態(tài)。

圖5　數(shù)據(jù)采集系統(tǒng)軟件設(shè)計(jì)流程

3結(jié)語

本文采用IEEE1394作為發(fā)動(dòng)機(jī)試車高速數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)傳輸模式，建立了一個(gè)以FPGA和DSP為核心的高速數(shù)據(jù)采集系統(tǒng)，滿足了發(fā)動(dòng)機(jī)試車高速采集數(shù)據(jù)的部分需要。隨著技術(shù)的不斷發(fā)展，在發(fā)動(dòng)機(jī)試車高速采集數(shù)據(jù)工作中仍然有可能會(huì)出現(xiàn)新的問題，因此，在今后的工作中需要加大對(duì)高速數(shù)據(jù)采集技術(shù)的課題研究，不斷積累經(jīng)驗(yàn)，提高該方面的水平。

參考文獻(xiàn)

[1] 趙瑞國(guó),馬杰,何志勇,等.液體火箭發(fā)動(dòng)機(jī)高速采集數(shù)據(jù)工程數(shù)據(jù)庫設(shè)計(jì)及應(yīng)用[J].火箭推進(jìn),2011,37(3):60-64,72．

[2] 呼明亮,車炯暉,趙君,等.基于IEEE-1394總線的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J].電腦知識(shí)與技術(shù),2014(19):4450-4453．

[3] 龔東磊、胡繼波．IEEE 1394高速串行總線及其應(yīng)用[J].計(jì)算機(jī)工程，2002(11):237-239．

責(zé)任編輯彭光宇

The Practice of the Key Technologies of High-speed Sampling Data in the Running Engine

GAO Ying

(Shaanxi Institute of International Trade，Xi’an 712000， China)

Abstract:In order to apply the need of high-speed acquisition data when engine run, it has an urgent need to study high speed data acquisition system, and improve the performance. Chose it has IEEE1394 as the data transfer mode, set up a high-speed data acquisition system based on FPGA、DSP and IEEE1394 bus, which can meet the partial requirement of nigh speed data collection of engine trial run.

Key words:the engine，high speed data acquisition，key technology， practice

收稿日期：2014-11-24

作者簡(jiǎn)介：高穎(1981-)，女，大學(xué)本科，主要從事應(yīng)用數(shù)學(xué)等方面的研究。

中圖分類號(hào)：TP 274.2

文獻(xiàn)標(biāo)志碼：B