基于FPGA的超聲數(shù)據(jù)采集裝置的設計與實現(xiàn)*

張 鵬，杜彬彬，任勇峰

(中北大學儀器科學與動態(tài)測試教育部重點實驗室;電子測試技術國家重點實驗室，太原030051)

基于FPGA的超聲數(shù)據(jù)采集裝置的設計與實現(xiàn)*

張 鵬，杜彬彬，任勇峰*

(中北大學儀器科學與動態(tài)測試教育部重點實驗室;電子測試技術國家重點實驗室，太原030051)

為了實現(xiàn)對某航天器在地面及飛行過程中的超聲數(shù)據(jù)進行高精度、高速采集的功能，根據(jù)測量系統(tǒng)的技術要求，設計數(shù)據(jù)采集裝置的硬件電路和時序控制邏輯。為了滿足惡劣的環(huán)境測試要求，設計采用高速、高精度、寬溫度范圍的THS1408模數(shù)轉(zhuǎn)換器。選取高速運放AD8028進行信號調(diào)理，以FPGA作為邏輯控制器，控制THS1408進行模數(shù)轉(zhuǎn)換。經(jīng)測試，采集精度優(yōu)于0.5%，滿足實際工程需要，具有很高的可靠性，已成功應用于該測量系統(tǒng)。

FPGA;數(shù)據(jù)采集;THS1408;信號調(diào)理

隨著數(shù)字化技術不斷深入的今天，數(shù)據(jù)采集技術已經(jīng)成為信號處理過程中的重要環(huán)節(jié)。數(shù)據(jù)采集技術已經(jīng)廣泛應用于雷達、聲納、瞬態(tài)信號測試、無線探傷、航空、航天等諸多領域［1-2］。隨著數(shù)據(jù)采集技術應用的不斷加深，不僅對數(shù)據(jù)采集裝置的采集精度、采集速度和數(shù)據(jù)量有了更高的要求，還要求數(shù)據(jù)采集裝置能夠在惡劣環(huán)境條件下可靠的工作［3］。而模數(shù)轉(zhuǎn)換芯片性能的優(yōu)劣對數(shù)據(jù)采集會產(chǎn)生最直接的影響，因此，本設計在實際應用的背景下，根據(jù)測量系統(tǒng)的技術要求，通過合理的選取高速、高精度、寬溫度范圍的THS1408模數(shù)轉(zhuǎn)換器，優(yōu)化數(shù)據(jù)采集裝置的電路設計和時序設計，以實現(xiàn)超聲數(shù)據(jù)采集裝置的功能。

1 整體設計方案

超聲數(shù)據(jù)采集裝置的整體設計框圖如圖1所示。輸入的超聲信號是經(jīng)過傳感器轉(zhuǎn)換過的電壓模擬信號(0～5 V)，電壓信號經(jīng)過傳感器信號輸入接口進入信號調(diào)理電路，調(diào)理后的輸入信號經(jīng)過THS1408前的單端轉(zhuǎn)差分電路后轉(zhuǎn)換為差分信號，THS1408在FPGA芯片的邏輯控制下，將差分信號進行模數(shù)轉(zhuǎn)換，模數(shù)轉(zhuǎn)換后的數(shù)字量經(jīng)過內(nèi)部程序進行數(shù)據(jù)處理后緩存入外部FIFO中，再將FIFO中的有效數(shù)據(jù)編幀、存儲在16 Gflash存儲陣列中。超聲數(shù)據(jù)采集裝置通過總線接口進行板間通信:接收上位機指令，上傳數(shù)據(jù)和裝置狀態(tài)。

圖1 超聲數(shù)據(jù)采集裝置的整體設計框圖

2 THS1408功能簡介

測量系統(tǒng)要求超聲數(shù)據(jù)采集裝置的單通道采樣率為5 Msample/s，分辨率為12位，采樣精度小于0.5%，保留8位有效數(shù)據(jù)位，采集裝置的工作溫度范圍為-50℃ ～125℃，模數(shù)轉(zhuǎn)換芯片功耗小于500 mW。為了滿足超聲數(shù)據(jù)采集裝置的技術指標，設計選用了德州儀器的 THS1408模數(shù)轉(zhuǎn)換器，THS1408具有以下功能特點:

(1)采樣速率高:3 Msample/s～8 Msample/s采樣率;

(2)工作溫度范圍寬:-55℃～125℃;

(3)功耗低:典型功耗為270 mW，最大功耗為360 mW;

(4)14位分辨率;

(5)差分輸入接口;

(6)可編程輸入增益;

(7)單電源供電;

(8)片內(nèi)集成高性能的采樣保持放大器和參考電壓源。

THS1408在寬溫帶、強振動的環(huán)境下，能夠滿足測量系統(tǒng)的技術要求，且具有很好的性價比和功耗/速度比［4］。

THS1408的采樣內(nèi)核采用的是一個延時9.5個采樣周期的循環(huán)采樣結(jié)構，信號開始采樣后的9.5個時鐘周期后，轉(zhuǎn)換結(jié)果開始輸出，THS1408采用具有三態(tài)緩沖的并行數(shù)據(jù)接口，可以直接連接到數(shù)據(jù)總線接口，通過驅(qū)動OE為低可以將數(shù)據(jù)輸出使能，使得電路設計更加簡單。采樣時序如圖2所示。時鐘頻率為5 MHz，時鐘上升沿采樣，下降沿輸出數(shù)字量，數(shù)據(jù)輸出延時td=25 ns。

圖2 THS1408采樣時序圖

3 超聲采集電路設計與分析

超聲采集電路主要由兩部分組成:信號調(diào)理電路、單端轉(zhuǎn)差分電路和模數(shù)轉(zhuǎn)換電路。電路原理圖如圖3所示，信號調(diào)理電路的功能是對輸入信號進行運放跟隨調(diào)理以及接口保護，R13為接口保護電阻，單端轉(zhuǎn)差分電路將輸入信號轉(zhuǎn)為差分信號，滿足THS1408轉(zhuǎn)換的輸入信號要求，模數(shù)轉(zhuǎn)換電路為: FPGA芯片控制THS1408完成模數(shù)轉(zhuǎn)換部分［5］。

輸入的超聲信號是經(jīng)過傳感器轉(zhuǎn)換成電壓量的模擬信號(0～5 V)，輸入信號頻率不大于1.5 MHz，設計擬采用-3 dB帶寬為16 MHz的AD823進行運放跟隨，在電路調(diào)試的過程中，當信號頻率達到500 kHz時，經(jīng)過AD823運放跟隨后信號出現(xiàn)明顯失真現(xiàn)象，運放跟隨前后波形如圖4所示(通道1為跟隨前波形)。為了解決高頻信號經(jīng)過運放跟隨后波形失真的現(xiàn)象，設計采用低失真率、-3 dB帶寬為190 MHz的AD8028替換AD823，經(jīng)過AD8028進行運放前后的測試波形如圖5所示(通道1為跟隨前波形)。電路采用AD8028以后，當信號頻率達到最大要求(1.5 MHz)時，運放跟隨后的波形效果仍然很好，失真幾乎可以忽略不計，大大提高了信號采樣的精度［6-7］。

圖3 超聲采集電路原理圖

由于THS1408的模擬信號輸入接口采用差分形式，而輸入信號為單端模擬信號，所以需要對輸入信號進行單端轉(zhuǎn)差分處理。THS1408芯片資料推薦了兩種單端轉(zhuǎn)差分的電路:變壓器耦合和單端配置方式單端轉(zhuǎn)差分電路。變壓器耦合單端轉(zhuǎn)差分電路雖然精度較高，抗干擾能力較好，但是電路比較復雜，而且功耗較高;單端配置方式單端轉(zhuǎn)差分電路簡單，容易實現(xiàn)，功耗較低，能夠滿足采樣精度要求，綜合考慮，設計采用單端配置方式的單端轉(zhuǎn)差分電路，電路設計如圖3中運放跟隨和THS1408之間的電路。

圖4 AD823運放跟隨前后波形

圖5 AD8028運放跟隨前后波形

芯片資料推薦電路中R12為10 K，在實際電路調(diào)試過程中，AD運放的容性負載隨著輸入信號頻率的增大不斷減小，當輸入信號頻率達到1 MHz以上時，根據(jù)AD8028的輸入電容值C=和容性負載計算公式:

可知，AD8028的容性輸入阻抗與R12在同一數(shù)量級，R12將會對輸入信號進行分壓，使得輸入信號的幅值有所衰減，影響了信號的采集的精度，通過對電路設計的調(diào)整，將R12的阻值調(diào)整為1 K時，信號幅值的衰減很小，能夠滿足信號采集的精度。對于THS1408電路的設計和分析:已知THS1408的內(nèi)部參考電壓VREF+=2.5 V，VREF-=0.5 V，根據(jù)電路可以計算出:差分爭端輸入VIN+=1.5 V，運放U1A的正端基準電壓為1 V，輸入信號與VIN-、ΔVIN之間的關系如表1所示。

表1 輸入信號與V IN-、ΔVIN對應關系表

系統(tǒng)要求采集的有效數(shù)據(jù)位為8位，根據(jù)THS1408芯片資料可知:ΔVIN的范圍為-2 V～2 V，對應的AD14位編碼為0～16 383，編碼方式設置為線性二進制。為了實現(xiàn)有效編碼的全范圍覆蓋，即輸入電壓范圍為0～5 V時，采集的有效對應編碼為0～255，設計ΔVIN最值差為0.5 V，對應的AD14位編碼差值為2 048，通過FPGA內(nèi)部程序?qū)⒛?shù)轉(zhuǎn)換的高11位編碼進行轉(zhuǎn)換處理:如果高11位編碼大于“10111001100”，則有效對應編碼值為255;如果高11位編碼小于“10011001100”，則有效對應編碼值為0;其他情況下，高 11位編碼減去零位值(10011001100)后，取低8位數(shù)據(jù)為采集的有效對應編碼。經(jīng)過內(nèi)部程序處理后，輸入電壓范圍為0～5 V時，采集的有效對應編碼為0～255，最后對采集的有效數(shù)據(jù)進行編幀、打包和儲存。

4 時序邏輯設計

設計采用Xilinx公司的FPGA芯片作為時序邏輯控制器［8-9］，根據(jù)THS1408的采樣時序和采樣率確定AD采集時序如圖6所示。系統(tǒng)時鐘CLK頻率為60 MHz，AD采樣時鐘ad_clk為6 MHz，系統(tǒng)上電后，F(xiàn)PGA按照THS1408的寫時序?qū)HS1408的增益寄存器、偏移寄存器、控制寄存器進行初始化配置，增益設置為1，偏移校正值設置為0，THS1408工作模式設置為:普通工作模式、內(nèi)部參考電壓、線性二進制編碼方式。當上位機下發(fā)超聲數(shù)據(jù)采集命令時，采集裝置進入數(shù)據(jù)采集狀態(tài)，通過對系統(tǒng)時鐘進行計數(shù)分頻產(chǎn)生AD采樣時鐘ad_clk，對輸入信號進行采樣和數(shù)據(jù)轉(zhuǎn)換，再通過控制數(shù)據(jù)輸出使能out_oe輸出轉(zhuǎn)換的14位數(shù)字量，數(shù)字量經(jīng)過內(nèi)部數(shù)據(jù)處理緩存入外部FIFO中，再將FIFO中的有效數(shù)據(jù)編幀存儲在16 G Flash存儲陣列中［10］。當上位機下發(fā)讀取超聲數(shù)據(jù)命令時，超聲數(shù)據(jù)采集裝置將Flash中的有效數(shù)據(jù)通過總線接口上傳到上位機進行數(shù)據(jù)處理。

圖6 AD采集時序

5 功能驗證

將超聲數(shù)據(jù)采集裝置接入測試系統(tǒng)，對超聲數(shù)據(jù)采集裝置進行功能測試。在模擬的工作環(huán)境下，通過地面測試臺為采集裝置提供3 V直流量，上位機軟件將超聲數(shù)據(jù)采集裝置采回的數(shù)據(jù)進行數(shù)據(jù)處理和分析，數(shù)據(jù)的幀校驗準確無誤，對分解后的數(shù)據(jù)進行繪圖，如圖7所示(圖中縱坐標表示電壓量，單位為V)，計算得出采樣精度為0.32%。將裝置與傳感器聯(lián)試，測得超聲傳感器隨機敏感波形如圖8所示。

圖7 采樣精度測試

圖8 超聲信號隨機敏感測試

經(jīng)過功能驗證，超聲數(shù)據(jù)采集裝置滿足實際工程的要求，能夠可靠的對超聲數(shù)據(jù)進行采集。本設計只介紹了單通道的超聲數(shù)據(jù)采集，在單通道的基礎上，增加多路采集電路設計和調(diào)整AD的采集時序可以實現(xiàn)多通道數(shù)據(jù)采集，這里就不做介紹了。

［1］鄭永秋，史赟，李圣昆，等.多通道高精度數(shù)據(jù)采集電路的設計與實踐［J］.電測與儀表，2011(9):86-90.

［2］薛瑤.某飛行器數(shù)據(jù)記錄器的優(yōu)化設計［D］.太原:中北大學，2009.

［3］李圣昆.高速數(shù)據(jù)采集記錄裝置研究［D］.太原:中北大學，2006.

［4］TI.THS1408-EPData sheet［EB/OL］.www.ti.com，2011.

［5］郭建平，王亮，郭正剛，等.單通道信號處理的前端信號調(diào)理模塊的設計［J］.儀表技術與傳感器，2008(9):99-101.

［6］杜文志，譚維熾.中國航天專用集成電路實現(xiàn)途徑研究［J］.中國空間科學技術，2002，22:31-37.

［7］賽爾吉歐·弗朗哥.基于運算放大器和模擬集成電路的電路設計［M］.西安:西安交通大學出版社，2004.

［8］任勇峰.VHDL與硬件實現(xiàn)速成［M］.北京:國防工業(yè)出版社，2005.

［9］王杰，王誠，謝龍漢.Xilinx FPGA/CPLD設計手冊［M］.北京:人民郵電出版社，2011.

［10］沈偉，王軍政，汪首坤.基于FIFO的高速高精度數(shù)據(jù)采集技術研究［J］.電子器件，2007，30:1673-1676.

Design and Implement Of Ultrasound Data Acquisition Device Based on FPGA*

ZHANG Peng，DU Binbin，REN Yongfeng*
(TheMinistry of Education Key Laboratory for Instrument Scienceand Dynamic Test;National key Laboratory for Electronic Measurement Technology，North University of China，Taiyuan 030051，China)

In order to achieve high-precision，high-speed acquisition ultrasound data of a spacecraft in the ground and during the flight，according to the technical requirements of the measurement system，hardware circuit of data acquisition device and its timing control logic are designed.In order tomeet the harsh environmental testing requirements，the design uses a high-speed，high-precision，wide temperature range THS1408 analog-to-digital converter. Selecting high speed Op AMP AD8028 for signal conditioning and making FPGA as logic controller，THS1408 is used to control analogue to digital conversion.From testing，acquisition accuracy is better than 0.5%to meet the needs of practical engineering，with high reliability，has been successfully applied to themeasurement system.

FPGA;data acquisition;THS1408;signal conditioning

10.3969/j.issn.1005-9490.2014.01.020

TP274.2 文獻標識碼:A 文章編號:1005-9490(2014)01-0081-04

項目來源:太原華納方盛科技有限公司項目

2013-05-18修改日期:2013-06-14

EEACC:7210G

張 鵬(1988-)，男，漢族，黑龍江省林口縣人，現(xiàn)為中北大學在讀碩士研究生，主要研究方向為測試計量技術與儀器研究，251105939@qq.com;

任勇峰(1968-)，男，漢族，山西中陽人，教授，中北大學碩士生導師，主要研究方向為微電路系統(tǒng)、電路系統(tǒng)檢測與診斷技術，renyongfeng@nuc.edu.cn。