無二極管的高壓BUCK芯片低功耗自舉供電電路設(shè)計(jì)*

茍 靜，馮全源

(西南交通大學(xué)信息科學(xué)與技術(shù)學(xué)院微電子研究所，成都610031)

無二極管的高壓BUCK芯片低功耗自舉供電電路設(shè)計(jì)*

茍 靜，馮全源*

(西南交通大學(xué)信息科學(xué)與技術(shù)學(xué)院微電子研究所，成都610031)

BUCK芯片中傳統(tǒng)的自舉電路都需要一個(gè)肖特基二極管，由于工藝限制，用普通二極管并聯(lián)得到，這種做法很占芯片面積，不利于芯片集成。采用新穎的自舉電路，用一個(gè)高壓PMOS管代替了傳統(tǒng)結(jié)構(gòu)中的二極管，其電流導(dǎo)通能力更強(qiáng)，導(dǎo)通壓降更小，并且能夠在更廣泛的工藝上實(shí)現(xiàn)。該電路還實(shí)現(xiàn)了整流管全集成供電，相對(duì)于用普通二極管做的自舉電路模塊節(jié)省了約8.9%的面積，并且進(jìn)一步降低了功耗。電路基于0.5μm BCD工藝庫，利用Cadence和Hspice軟件進(jìn)行電路仿真，在芯片系統(tǒng)典型應(yīng)用環(huán)境下仿真得到BS引腳電壓比LX引腳高約4.56 V，靜態(tài)電流42.82μA。

BUCK芯片;自舉電路;肖特基二極管;低功耗

DC/DC BUCK芯片以其效率高、輸出電流大、功耗低等優(yōu)點(diǎn)被廣泛應(yīng)用于便攜式設(shè)備中。為這些設(shè)備提供電源管理時(shí)，常應(yīng)用具有高轉(zhuǎn)換率的DCDC轉(zhuǎn)換器，為了減小設(shè)備體積和重量，電源模塊必須最小化，因此，實(shí)現(xiàn)轉(zhuǎn)化器的高轉(zhuǎn)換效率以及高集成度成為一種趨勢(shì)［1］。

目前很多電路中都采用NMOSFET功率管作為開關(guān)管，而不采用P型功率管，因?yàn)榘鎴D布局時(shí)相同的導(dǎo)通電阻Rds(on)和柵源電壓Vgs，NMOSFET功率管需要的面積較?。?］。但功率管尺寸仍然較大，MOS管的寄生電容大，一般情況下NMOS開關(guān)管的柵極電容高達(dá)幾十皮法(pF).［3］。我們采用電壓自舉技術(shù)來提升柵極電壓，從而增強(qiáng)門的驅(qū)動(dòng)能力［4］，使NMOS功率開關(guān)管工作在線性放大區(qū)。

傳統(tǒng)的自舉電路都需要肖特基二極管(導(dǎo)通壓降小)，由于工藝限制，一般采用普通二極管并聯(lián)替代，很占芯片面積。針對(duì)這個(gè)問題，本文所采用的自舉電路采用低端管的供電電源給BS充電，作為打開高端管的驅(qū)動(dòng)電路電源。將高低端管的驅(qū)動(dòng)電路電源集成，無二極管，從而節(jié)約了芯片面積。

1 自舉電路的工作原理

自舉電路的本質(zhì)就是利用電容兩端電壓瞬間不能突變的特點(diǎn)來改變電路中某一點(diǎn)的瞬時(shí)電位［5］。

傳統(tǒng)典型的自舉電路框圖如圖1所示，其工作原理如下:首先電源電壓VL給自舉電容C充電，使BS點(diǎn)的電壓比SW點(diǎn)的電壓高ΔV(ΔV由電源電壓與二極管導(dǎo)通壓降差決定)。信號(hào)CTR_H0和CTR _H1使M1導(dǎo)通，SW點(diǎn)的電壓上升至VIN，電容的自舉作用使得BS點(diǎn)的電壓在原來ΔV的基礎(chǔ)上也隨之上升至ΔV+VIN(如果忽略驅(qū)動(dòng)電路引起電容C的放電作用，那么BS將始終比SW高ΔV。)，然后通過高端驅(qū)動(dòng)(High Driver)，把BS點(diǎn)的電壓切換到M1的柵極輸入端，M1的柵源電壓就維持在ΔV，可以使M1充分導(dǎo)通;反之，High Driver就把SW點(diǎn)的電壓切換到M1的柵極輸入端，使M1的柵源電壓保持為零，使M1截止［6］。

圖1 傳統(tǒng)的自舉電路框圖

圖中的二極管有兩個(gè)作用:一是正向?qū)〞r(shí)，VL給BS充電;二是高端管開啟，BS電壓比VIN還高，二極管反偏截止，防止BS回流到VL。電路中采用二極管，并且高低端驅(qū)動(dòng)電路用不同的電源供電，這樣很占芯片面積，針對(duì)這個(gè)弊端，本文采用了一個(gè)新穎的電路來替代二極管。

2 無二極管、低功耗自舉電路的設(shè)計(jì)

本文采用的電路無需二極管，且高低端整流管都由同一個(gè)穩(wěn)壓器供電，具體框圖如圖2所示。工作原理為:當(dāng)DRVL=1時(shí)，低端管打開(LX=0)，供電電源V_LSD給低端管驅(qū)動(dòng)電路供電，與此同時(shí)通過低端管的DRVL形成兩路反饋信號(hào):一路反饋信號(hào)通過反相器I1，再經(jīng)過一個(gè)同相的Level shift和一個(gè)反相器鏈來驅(qū)動(dòng)PMOS管P1(為了減小V_LSD到BS的壓降，P1管的Rds(on)要小，故尺寸較大，柵極電容較大，需要反相器鏈來驅(qū)動(dòng))，此時(shí)A=0，P1打開，V_LSD給BS和LX之間的自舉電容C充電，直至V_LSD;另一路反饋信號(hào)通過反相器I2，經(jīng)過一個(gè)反相器鏈延時(shí)(調(diào)節(jié)CF電容使這路信號(hào)的延時(shí)比DRVL信號(hào)反饋到A點(diǎn)的延時(shí)大)輸入到High Driver的HS_en，其為使能信號(hào)，此時(shí)為低電平，故High Driver未工作，高端管未開啟。

當(dāng)DRVL=0時(shí)，低端管關(guān)閉，反饋信號(hào)A=1，先將PMOS P1關(guān)閉，然后通過I2的反饋信號(hào)才將HS_en翻轉(zhuǎn)為高電平，使能有效，High Driver工作。因?yàn)榈投斯荛_啟時(shí)自舉電容上已經(jīng)有了一個(gè)值為V_LSD的電壓，高端管開啟時(shí)，LX=VIN，電容電壓不能突變，故BS=VIN+V_LSD，DRVH為BS電壓，功率管M1上的柵源極壓差保持在一個(gè)V_LSD左右，足以使其開啟。

圖2 本文所采用的自舉電路框圖

該電路具體工作時(shí)序如圖3所示。

圖3 工作時(shí)序圖

根據(jù)分析可以得知，該電路的優(yōu)點(diǎn)為:采用時(shí)序來控制BS的電平，用一個(gè)高壓PMOS替代傳統(tǒng)電路中的二極管，其電流導(dǎo)通能力更強(qiáng)，導(dǎo)通壓降更小，性能更好;高端管和低端管采用同一個(gè)電源供電。值得注意的是:低端管關(guān)閉切換到高端管開啟時(shí)，為了防止BS電壓回流到V_LSD，一定要先將P1關(guān)閉。

3 整流管供電集成穩(wěn)壓器實(shí)現(xiàn)

本文對(duì)自舉電路中高低整流管的供電穩(wěn)壓器也做了相應(yīng)的改進(jìn)，實(shí)現(xiàn)了集成供電，如圖4所示。

其中I為偏置電流，給整個(gè)模塊供電，Vref為基準(zhǔn)電壓，先經(jīng)過第1級(jí)比較然后輸入到共源共柵級(jí)電路進(jìn)行第2級(jí)放大，OUT1為輸出，C1和C2的作用分別是補(bǔ)償一個(gè)主極點(diǎn)和一個(gè)零點(diǎn)，改善相位裕度，提高系統(tǒng)穩(wěn)定性。M19、M17、M9和R2構(gòu)成了負(fù)反饋環(huán)路，最終使OUT1穩(wěn)定在某個(gè)電壓值。OUT1給M10提供柵極電壓，M10和R3構(gòu)成源極跟隨器，最終使V_LSD電壓穩(wěn)定。當(dāng)DRVL=1時(shí)，A=0，P1導(dǎo)通使BS=V_LSD。即V_LSD同時(shí)作為高低端管的電源，實(shí)現(xiàn)了整流管供電集成。M9和 M10采用NLDMOS，可以增強(qiáng)柵極對(duì)漏極電流驅(qū)動(dòng)能力。K為V_LSD的開關(guān)，K=1時(shí)，V_LSD=0。其框架圖如圖5所示。

圖4 整流管供電集成的穩(wěn)壓器電路

圖5 圖4的框架圖

從輸入到OUT1的增益為［7-8］:從OUT1到V_LSD為源極跟隨器，增益為:

則，從輸入到輸出的總增益為:

其主極點(diǎn)為:

零點(diǎn)為:

由式(1)～式(5)，可以根據(jù)需要調(diào)節(jié)穩(wěn)壓器的增益和零點(diǎn)、極點(diǎn)使相位裕度滿足要求，系統(tǒng)響應(yīng)較快。同時(shí)調(diào)節(jié)R2也可以改變V_LSD。

4 仿真結(jié)果與分析

先進(jìn)行模塊單獨(dú)仿真，仿得指標(biāo)如下:

仿真條件:采用0.5μm BCD工藝，仿真了VIN=8 V，12 V，15 V，TEMP=-40℃，25℃，85℃，125℃，tt、ff、ss等6個(gè)工藝角，該穩(wěn)壓器的環(huán)路增益和相位如圖6所示。

圖6 環(huán)路增益和相位

仿真結(jié)果:其增益為54.14 dB～60.59 dB，相位裕度在84.10°～86.95°之間，滿足要求。

當(dāng)VIN=12 V，tt工藝角，溫度25℃，外接自舉電容為0.1μF時(shí)瞬態(tài)和靜態(tài)電流仿真結(jié)果如圖7所示。

仿真結(jié)果表明在低端管開啟時(shí)，V_LSD和BS都能穩(wěn)定在5 V，低端管關(guān)閉時(shí)，P1關(guān)閉，V_LSD不再給BS充電，由于外接自舉電容上已有5 V電壓，開始放電以維持BS電平。此為單仿，DRVL=0時(shí)，低端管關(guān)閉而高端管并未打開，BS最后穩(wěn)定在4.4 V左右。而在實(shí)際應(yīng)用時(shí)，高低端管開關(guān)頻率很高，下一個(gè)周期來臨時(shí)V_LSD又給BS充電，BS和LX的差值能保持在4.4 V以上，故可以保證NMOSFET功率管完全打開。綜上，本文采用的低端管電源和自舉電路相結(jié)合的電路確實(shí)可以實(shí)現(xiàn)，并且由圖7(b)可以看出其靜態(tài)電流為42.82μA，與傳統(tǒng)的自舉電路電路相比降低了近一半的功耗。

最后，我們將該模塊電路應(yīng)用于實(shí)際系統(tǒng)中，并將供電電源VIN變化10%，tt、ff、ss等6個(gè)corner的仿真結(jié)果如圖8所示。

圖7 瞬態(tài)和總靜態(tài)電流仿真

圖8 系統(tǒng)仿真結(jié)果

從系統(tǒng)仿真我們可以看到該電路在系統(tǒng)中正常工作，在低端管開啟的瞬間V_LSD要同時(shí)給BS和Low Driver供電，最差的Case電壓瞬間下墜至2.52 V，但是很快恢復(fù)到4.5 V左右，對(duì)Low Driver供電沒有影響，而高低端管開關(guān)切換時(shí)，BS和LX的壓差始終保持在4.57 V以上，足以給High Driver供電，系統(tǒng)正常工作。

5 結(jié)論

針對(duì)自舉電路采用多個(gè)普通二極管來替代肖特基二極管的做法，其占用大量芯片面積，本文采用的自舉電路不僅實(shí)現(xiàn)了無二極管的自舉功能，還實(shí)現(xiàn)了高低端整流管全集成供電，從兩方面節(jié)省了芯片面積，且功耗較低，無論是從芯片的面積還是功耗考慮，它都表現(xiàn)出了很大的優(yōu)越性，對(duì)于BUCK DC/DC芯片具有很大的參考價(jià)值。

［1］鄭浩，劉巖，王道平.采用BCDMOS技術(shù)的電流模降壓型DCDC轉(zhuǎn)換器功率級(jí)設(shè)計(jì)［J］.電子技術(shù)應(yīng)用，2011，37(4):48.

［2］Jader A，De Lima，Wallace A Pimenta.A Current-Mode Active Clampling for Boostrap Circuit Applied to DC/DC Buck Converters［C］//Circuits and Systems，2009.ISCAS 2009.IEEE International Symposium on.

［3］潘華兵，來新泉，賈立剛.一種低電壓高頻率采用自舉電路的BiCOMS驅(qū)動(dòng)電路［J］.世界電子元器件，2004(3):65-67.

［4］彭剛.低壓低功耗集成電路中電壓自舉電路的分析與設(shè)計(jì)［D］.成都:電子科技大學(xué)，2010:3-5.

［5］李東超，戴慶元，林剛磊，等.一種應(yīng)用于DC/DC轉(zhuǎn)換器的自舉電路設(shè)計(jì)［J］.電子器件，2009，32(1):87-88.

［6］趙新毅.基于BCD工藝的單片BUCK DC/DC變換器芯片設(shè)計(jì)［D］.西安:西安科技大學(xué)，2006:32-33.

［7］畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)［M］.西安:西安交通大學(xué)出版社，2003:57-58，249.

［8］魏廷存，陳瑩梅，胡正飛.模擬CMOS集成電路設(shè)計(jì)［M］.北京:清華大學(xué)出版社，2010:88-90.

A Low Consumption Bootstrap Power Supply Circuitwithout Diode for Buck Converter*

GOU Jing，F(xiàn)ENGQuanyuan*
(Institute of Microelectronics，Southwest Jiaotong University，Chengdu 610031，China)

Traditional bootstrap circuit of Buck converter requires a Schottky diode，or common diodes in parallel are adopted to realize the same performance due to process limitation.However，thosemethods result in large chip area，and further the incapacity of integrating.A novel bootstrap circuit is introduced by using a high voltage PMOS instead of the diode in the traditional structure.The PMOSexhibits stronger current conduction ability and smaller conduction voltage drop.The proposed circuit can bemanufactured by a wider range of processes.Moreover，the proposed circuit also presents a full integrated rectifier tube power supply and reduces power consumption，the chip area saves about 8.9%relative to the bootstrap circuitmodule using ordinary diodes.The proposed circuit is verified by using Cadence and Hspice software based on 0.5μm BCD library.Simulation results show that，under the typical application environments，the voltage of BSminus LX is about4.56V，and supply quiescent current is 42.82μA.

BUCK chips;bootstrap circuit;schottky diode;low power consumption

10.3969/j.issn.1005-9490.2014.01.008

TN433 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào):1005-9490(2014)01-0030-04

項(xiàng)目來源:國家自然科學(xué)基金項(xiàng)目(60990320，60990323，61271090);國家高技術(shù)研究發(fā)展(863)計(jì)劃基金項(xiàng)目(2012AA012305);四川省科學(xué)與技術(shù)支持項(xiàng)目(2012GZ0101)

2013-05-18修改日期:2013-06-17

EEACC:1210

茍 靜(1988-)，女，漢族，四川省南充市人，碩士研究生。研究方向?yàn)槟M集成電路設(shè)計(jì);

馮全源(1963-)，男(漢族)，博士，教授，博士生導(dǎo)師。研究方向?yàn)榧呻娐酚?jì)、RFID技術(shù)、功率半導(dǎo)體技術(shù)、電磁兼容與環(huán)境電磁學(xué)、微波器件及材料等。