基于DDS技術的信號源設計

莫紅枝 甘井中

摘要：信號源是一類十分重要的儀器，在測控、通信、導航、雷達、醫(yī)療等領域有著廣泛的應用。該文首先對直接數字合成（DDS）原理進行分析，提出了一種基于DDS技術的信號源實現方案，可輸出正弦波、三角波和方波。最后，對所設計的信號源進行測試，并對測試結果進行分析。

關鍵詞：信號源；直接數字合成；AD9833芯片

中圖分類號：TP23 文獻標識碼：A 文章編號：1009-3044（2014）05-1098-04

Design of Signal Source Based on DDS Technology

MO Hong-zhi1， GAN Jing-zhong2

（1.Education Technology Center， Yulin Normal University， Yulin 537000， China； 2.School of Computer Science， Yulin Normal University， Yulin 537000， China）

Abstract： Signal source is very important in modern electronic instruments. It is widely applied in many fields such as communication， navigation， radar， measure and control. This paper firstly analyzes the basic principle of Direct Digital Synthesis （DDS）， and then puts forward a scheme of realizing Signal source by using DDS technology. The Signal source can output sine wave， square wave， triangle wave. Finally， verify the parameters of the Signal source and analysis test results.

Key words： Signal sourc； Direct digital synthesizin； AD9833 MCU

1 概述

信號源是一類十分重要的儀器，在測控、通信、導航、雷達、醫(yī)療等領域有著廣泛的應用[1]。利用波形發(fā)生器輸出的信號，可以對元器件的性能及參數進行測量，也可以作為信號激勵源使用。DDS是第三代頻率合成方法，主要通過一個參考頻率源產生多種頻率。DDS具有高速頻率轉換、高分辨率、高穩(wěn)定度、低相位噪聲等特點[2]。隨著數字頻率集成電路和微電子技術的發(fā)展，直接DDS技術在很多領域得到廣泛使用。

2 DDS工作原理

DDS的基本原理是，在高速存儲器中放入正弦函數-相位數據表格，經過查表操作，將讀出的數據送到高速DAC產生正弦波?？删幊藾DS系統(tǒng)原理框圖如圖1所示：

圖1 DDS基本原理框圖

可編程DDS系統(tǒng)由頻率控制字、相位累加器、正弦查詢表、數/模轉換器和低通濾波器組成。參考時鐘[Fc]為高穩(wěn)定度的晶體振蕩器，其輸出用于同步DDS各組成部分的工作。DDS系統(tǒng)的核心是相位累加器，由一個加法器和一個N位相位寄存器組成。每來一個外部參考時鐘，相位寄存器的輸出就增加一個步長的相位增量值，加法器將頻率控制數據與累加寄存器輸出的累加相位數據相加，把相加結果送至累加寄存器的數據輸入端。相位累加器進入線性相位累加，累加至滿量程時產生一次計數溢出，這個溢出頻率即為DDS的輸出頻率。波形存儲器包含一個正弦波周期的數字幅度信息，每一個地址對應正弦波中[00]～[3600]范圍的一個相位點。查詢表把輸入地址的相位信息映射成正弦波幅度信號，然后驅動DAC 輸出模擬量。低通濾波器平滑并濾除不需要的取樣分量，輸出頻譜純凈的正弦波信號[3]。

對于計數容量為[2N]的相位累加器和具有[M]個相位取樣點的正弦波波形存儲器，若頻率控制字為[K]，輸出信號頻率為[Fout]，參考時鐘頻率為[Fc]，則DDS系統(tǒng)輸出信號的頻率為[4]：

[Fout=K*Fc/2N] （1）

輸出信號的頻率分辨率為

[Fmin=Fc/2N] （2）

由采樣定理可知，DDS輸出的最大頻率為

[Fmax=Fc/2] （3）

頻率控制字可由以上公式推出

[K=Fout*2N/Fc] （4）

3 DDS信號源的系統(tǒng)方案

本系統(tǒng)的設計是基于直接數字頻率合成技術，采用單片機來控制直接數字頻率合成器芯片（DDS），通過改變DDS內部編程控制器所選的操作模式、相位累加器的位數、頻率控制字，以產生頻率穩(wěn)定的信號；在后級上，采用模擬乘法器，對信號進行調理放大，最終經過橢圓濾波器對信號進行濾波輸出。信號源可輸出頻率、幅度、偏置均可調的正弦波、方波和三角波，輸出信號的相應參數可通過液晶顯示。系統(tǒng)方案框圖如圖2所示：

圖2 系統(tǒng)方案框圖

4 硬件設計

DDS信號源硬件由五個模塊組成：單片機控制模塊、鍵盤與顯示模塊、數字合成模塊、放大輸出模塊、濾波模塊構成。

4.1 單片機控制模塊

單片機選用STC89C52，它是一種低功耗、高性能CMOS8位微控制器，具有8K在系統(tǒng)可編程Flash 存儲器。在單芯片上，擁有靈巧的8位CPU 和在系統(tǒng)可編程Flash，使得STC89C52為眾多嵌入式控制應用系統(tǒng)提供高靈活、超有效的解決方案。

4.2 鍵盤與顯示模塊

鍵盤電路共有十六個按鍵，使用了單片機八個IO口來實現。顯示模塊選用具體型號為YJD12864C-1的液晶，附帶中英文字庫，方便用戶對信號源輸出的波形，頻率，幅度等進行控制。

4.3 數字合成模塊

AD9833是一款低功耗、可編程波形發(fā)生器，僅需要一個參考時鐘、一個低精度電阻和去耦電容就可產生高達12.5MHz的正弦波。輸出的頻率和相位可通過軟件編程，易于控制。AD9833具有兩個頻率選擇寄存器，一個相位累加器，兩個相位偏移寄存器和一個相位加法器。AD9833支持SPI總線，可用單片機對其進行讀寫操作[5]。

4.4 輸出放大偏置電路

根據AD9833輸出電壓幅值為0.5Vpp且偏置電壓為+0.25V，設計了偏置調節(jié)和幅值調節(jié)功能。該功能由一片模擬乘法器芯片完成，綜合考慮參數性能后，選用ADI公司的AD835作為乘法芯片。其輸出電壓公式：

W=X×Y-Z。

其中X為AD9833輸出電壓幅值，Y為幅值調節(jié)電壓，Z為偏置調節(jié)電壓，從而實現對信號源的幅度和偏置的調節(jié)。

4.5 輸出濾波

經乘法器后，幅值和偏置已經調節(jié)完成，信號已基本成型，最終通過濾波器輸出。本設計采用7階橢圓濾波器進行濾波，通過濾波器設計軟件設計。

5 軟件設計

采用單片機STC89C52對AD9833進行控制時，首先需要進行單片機的端口初始化，AD9833初始化，主程序流程如圖3所示。

5.1 AD9833控制

5.1.1 AD9833的初始化

AD9833設置不當容易導致工作不穩(wěn)定或故障，所以初始化非常重要。在主程序開始的時候首先初始化AD9833的頻率/相位寄存器，使它的內容重新置零。當AD9833初始化時，為了避免DAC產生虛假輸出，控制寄存器的RESET位必須置為1，直到配置完畢，需要輸出時才將RESET位置為0，RESET為0后的8～9個MCLK時鐘周期可在DAC的輸出端觀察到波形。AD9833初始化程序流程如圖4所示。

圖4 AD9833初始化序流程圖

5.1.2 向AD9833寄存器寫入數據

AD9833支持三線SPI接口，可通過這三根接口線將數據串行寫入AD9833的寄存器。在串行時鐘SCLK（即程序中的DDS_CLK）的作用下，數據以16位的方式加載到AD9833上。 FSYNC引腳（即程序中的DDS_EN）是使能腳，低電平有效。進行串行數據傳輸時，FSYNC腳必須置低。FSYNC置低后，在16個SCLK的下降沿數據被送到AD9833的輸入移位寄存器。AD9833串行時序如圖5所示。

圖5 AD9833串行時序

6 測試結果

根據前面介紹的設計方案，研制了DDS信號源，使用泰克GW GDS-815C數字示波器（帶寬100MHz）對輸出的正弦信號進行測試。

6.1 頻率特性測試

測量方法：通過鍵盤設置固定的幅度（2VPP），只改變其頻率值，然后用示波器觀察輸出信號的頻率，填入表1。

表1 頻率特性測試結果

[設置值（Hz）＼&測量值（Hz）＼&相對誤差（%）＼&100＼&99＼&1%＼&1000＼&998＼&0.2%＼&10000＼&10000＼&0%＼&100000＼&100300＼&0.3%＼&1000000＼&105000＼&0.5%＼&]

由表1可知，正弦波輸出頻率的誤差約在0.5%～1%之間。產生誤差主要由于兩個方面的原因：①有源晶振帶來的誤差，加上有源晶振在工作時由于溫度的變化造成的不穩(wěn)定；②電源干擾，原因是電源并不具有理想的穩(wěn)定性。

6.2 幅度特性測試

測量方法：通過鍵盤設置固定的頻率（頻率1KHz），只改變其幅度值，然后用示波器觀察輸出信號的幅度值，填入表2。

表2 幅度特性測試結果

[設置值（Vpp）＼&測量值（V）＼&相對誤差（%）＼&1.5＼&1.55＼&3.3%＼&2＼&2.09＼&4.5%＼&]

由表2知，正弦波在頻率和偏置不變的情況下，輸出幅度的誤差約在3.3%～4.5%之間。產生誤差主要由于兩個方面的原因：①高速運放的帶寬不夠寬，從而影響了信號的頻率特性；②地線的走線設計不合理，從而造成干擾。

6.3 偏置電壓特性測試

測量方法：通過鍵盤設置固定的頻率和固定的幅度值（頻率100KHz，幅度2VPP），只改變偏置電壓，然后用示波器觀察輸出信號的偏置電壓值，填入表3。

表3 偏置電壓特性測試結果

[設置值（mV）＼&測量值（mV）＼&相對誤差（%）＼&100＼&127＼&27%＼&200＼&239＼&19.5%＼&300＼&350＼&16.7%＼&400＼&463＼&15.8%＼&500＼&572＼&14.4%＼&]

由表3知，在頻率和幅度不變的情況下，正弦波輸出偏置的誤差約在14.4%～27%之間。產生誤差主要由于兩方面的原因：①DA的參考電壓不穩(wěn)定。②由于DA的位數限制，使得輸出電壓有一定的誤差，經后級電路放大后，使得誤差更大。

7 結束語

從以上測試結果表明，設計的DDS信號源的頻率、幅度、偏置均可調，且輸出頻率具有高穩(wěn)定度。該文在對DDS基本原理進行分析的基礎上，提出來DDS信號源的實現方案，并搭建DDS信號源的軟硬件平臺，最后DDS信號源的參數進行了驗證。實驗結果證明，方案可行，為DDS信號源的設計提供參考。

參考文獻：

[1] 嚴新忠，郭略，楊靜，何靜.基于AD9850的可編程信號發(fā)生器的設計[J].計算機測量與控制，2006，14（9）：1272-1274.

[2] 章小梅，姜茂仁，費元春.DDS雜散的抑制與仿真研究[J].信息技術， 2006，30（4）：1-4.

[3] 徐偉，周杏鵬.基于AD9834的高性價比信號發(fā)生器設計[J].儀器儀表與分析監(jiān)測， 2008（1）：6-8.

[4] 嚴新忠，郭略，楊靜，何靜.基于AD9850的可編程信號發(fā)生器的設計[J].計算機測量與控制，2006，14（9）：1272-1274.

[5] 孫瑩瑩，盧京陽，劉思久，賁洪奇.基于DDS與數字電位器的正弦信號發(fā)生器設計[J].電測與儀表，2012，49（7）：93-96.