以實(shí)驗(yàn)教學(xué)為先導(dǎo)的理論教學(xué)改革

倪曉明

摘要：傳統(tǒng)教學(xué)模式中實(shí)驗(yàn)教學(xué)是為理論教學(xué)服務(wù)的，為了更好地發(fā)揮實(shí)驗(yàn)教學(xué)的優(yōu)勢(shì)，我們以實(shí)驗(yàn)教學(xué)為先導(dǎo)，打破按教材和大綱順序授課的思路，精心設(shè)計(jì)實(shí)用性強(qiáng)的實(shí)驗(yàn)項(xiàng)目，以實(shí)驗(yàn)項(xiàng)目為中心安排理論課的授課順序和授課內(nèi)容，徹底顛覆傳統(tǒng)理論教學(xué)與實(shí)驗(yàn)教學(xué)的關(guān)系。讓學(xué)生帶著問題去實(shí)驗(yàn)、帶著興趣去聽課、提高學(xué)生自主學(xué)習(xí)的能力，增強(qiáng)學(xué)生的創(chuàng)新意識(shí)。

關(guān)鍵詞：實(shí)驗(yàn)教學(xué)；理論教學(xué)；自主學(xué)習(xí)

中圖分類號(hào)：G642 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-0079（2014）36-0174-02

一、目前高校實(shí)驗(yàn)教學(xué)的地位和現(xiàn)狀

目前在高等院校中實(shí)驗(yàn)教學(xué)在整個(gè)教學(xué)體系所處的地位越來越重要，其重要性甚至超過了理論教學(xué)。實(shí)驗(yàn)教學(xué)不僅可以提高學(xué)生的動(dòng)手能力，而且可以增強(qiáng)學(xué)生的自主學(xué)習(xí)意識(shí)，加深學(xué)生對(duì)相關(guān)課程及專業(yè)的理解程度。

但受到傳統(tǒng)教學(xué)模式的影響，各高校對(duì)實(shí)驗(yàn)教學(xué)的重視還僅僅停留在實(shí)驗(yàn)學(xué)時(shí)的增加和實(shí)驗(yàn)經(jīng)費(fèi)的投入層面，實(shí)驗(yàn)教學(xué)始終是理論教學(xué)的補(bǔ)充和輔助。多數(shù)高校實(shí)驗(yàn)教學(xué)和理論教學(xué)分開進(jìn)行，在教學(xué)安排上實(shí)驗(yàn)教學(xué)在進(jìn)度上略滯后于理論教學(xué)，學(xué)生先學(xué)習(xí)理論知識(shí)，再進(jìn)行實(shí)驗(yàn)操作，這樣使得實(shí)驗(yàn)教學(xué)的優(yōu)勢(shì)不能最大限量地發(fā)揮出來；另外實(shí)驗(yàn)課教師和理論課教師由不同老師擔(dān)任，很容易導(dǎo)致實(shí)驗(yàn)教學(xué)與理論教學(xué)的脫節(jié)。為了充分發(fā)揮實(shí)驗(yàn)教學(xué)的作用，我們有必要對(duì)實(shí)驗(yàn)教學(xué)和理論教學(xué)進(jìn)行科學(xué)的整合。

二、實(shí)際教學(xué)經(jīng)歷

筆者所在的專業(yè)是一個(gè)專業(yè)授課教師相對(duì)缺乏的教學(xué)單位，部分課程的實(shí)驗(yàn)教學(xué)和理論教學(xué)由一位教師承擔(dān)，這樣便給筆者實(shí)驗(yàn)教學(xué)和理論教學(xué)相結(jié)合的研究提供了良好的環(huán)境。以筆者所教授的《HDL與EDA》這門課為例，在前幾輪授課中，還是采用了傳統(tǒng)的教學(xué)方式，先講理論課，等理論課的知識(shí)點(diǎn)足夠支撐實(shí)驗(yàn)，才開始實(shí)驗(yàn)課的教學(xué)。由于是一個(gè)老師獨(dú)立完成理論和實(shí)驗(yàn)的教學(xué)，所以在實(shí)驗(yàn)課上通常會(huì)提醒學(xué)生注意哪些知識(shí)點(diǎn)，而在理論課上也常常和學(xué)生一起分析實(shí)驗(yàn)過程中所遇到的問題及解決方法。這樣幾輪下來，理論知識(shí)的教學(xué)與實(shí)驗(yàn)教學(xué)完全融為一體，在實(shí)驗(yàn)的過程中不僅使學(xué)生的動(dòng)手能力得到提高，而且可以使學(xué)生更好地把理論和實(shí)驗(yàn)聯(lián)系起來。

但學(xué)生自主學(xué)習(xí)的能力和學(xué)習(xí)的熱情并沒有太大改觀，于是筆者在進(jìn)行了幾輪傳統(tǒng)教學(xué)后，改變了理論教學(xué)和實(shí)驗(yàn)教學(xué)的順序，以實(shí)驗(yàn)教學(xué)為中心，以實(shí)驗(yàn)項(xiàng)目為先導(dǎo)引出理論教學(xué)中的知識(shí)點(diǎn)，充分發(fā)揮實(shí)驗(yàn)教學(xué)的優(yōu)勢(shì)，徹底打破原教材和大綱中授課順序的限制，把理論教學(xué)揉入每個(gè)實(shí)驗(yàn)項(xiàng)目。讓學(xué)生帶著問題看書或上網(wǎng)查閱資料，帶著問題進(jìn)入實(shí)驗(yàn)室，解決部分問題走出實(shí)驗(yàn)室，解決全部問題結(jié)束理論課學(xué)習(xí)，撰寫實(shí)驗(yàn)報(bào)告和學(xué)習(xí)總結(jié)，這個(gè)報(bào)告和總結(jié)已經(jīng)不再是簡(jiǎn)單的局限在實(shí)驗(yàn)角度，它可以作為學(xué)生對(duì)所學(xué)知識(shí)的理解和掌握情況的總結(jié)。這樣才可以更好地發(fā)揮實(shí)驗(yàn)教學(xué)的引導(dǎo)作用，突顯實(shí)驗(yàn)教學(xué)的重要性；同時(shí)還提高了學(xué)生主動(dòng)學(xué)習(xí)、主動(dòng)解決問題的能力，學(xué)生的學(xué)習(xí)積極性被充分調(diào)動(dòng)起來，教學(xué)效果顯著。

三、具體教學(xué)案例

以《HDL與EDA》這門課的開學(xué)第一課為例，開學(xué)的第一節(jié)課不再是傳統(tǒng)的理論教學(xué)——介紹FPGA和硬件描述語(yǔ)言（HDL），而是實(shí)驗(yàn)教學(xué)——流水燈設(shè)計(jì)，在這個(gè)實(shí)驗(yàn)中學(xué)生需要完成從代碼編寫，到程序下載，再到功能實(shí)現(xiàn)的全套過程。這對(duì)于對(duì)FPGA沒有任何了解的學(xué)生而言確實(shí)極具挑戰(zhàn)，這時(shí)教師的引導(dǎo)就起到了至關(guān)重要的作用。

1.布置實(shí)驗(yàn)課前預(yù)習(xí)作業(yè)

上網(wǎng)查閱資料，盡可能多地了解CPLD、FPGA的發(fā)展進(jìn)程；CPLD、FPGA的功能、用途及應(yīng)用領(lǐng)域。了解硬件描述語(yǔ)言的歷史、分類及相對(duì)于普通原理圖描述電路的優(yōu)勢(shì)。

獨(dú)立安裝QII軟件，嘗試學(xué)習(xí)QII軟件的基本使用方法，并利用Verilog HDL編寫簡(jiǎn)單流水燈程序。

預(yù)習(xí)作業(yè)要求學(xué)生前期投入很大，可很大程度上鍛煉學(xué)生自主學(xué)習(xí)的能力，使學(xué)生在上課前對(duì)本節(jié)課的教學(xué)有了初步的了解。

2.實(shí)驗(yàn)課——教師引導(dǎo)講解與學(xué)生動(dòng)手相結(jié)合

實(shí)驗(yàn)課上教師的引導(dǎo)非常重要，剛剛做過預(yù)習(xí)的學(xué)生層次是不同的：預(yù)習(xí)較好且學(xué)習(xí)能力較強(qiáng)的學(xué)生可能已經(jīng)大致掌握了相應(yīng)的知識(shí)點(diǎn)，只需少量的點(diǎn)撥，解決心中的部分疑問；中等程度的學(xué)生可能看了許多資料后思路有些混亂；少數(shù)預(yù)習(xí)投入少的學(xué)生也許只是記住了幾個(gè)專有名詞。這些都沒關(guān)系，實(shí)驗(yàn)課的目的就是引導(dǎo)學(xué)生并幫助學(xué)生梳理知識(shí)，使學(xué)生掌握利用QII軟件編寫流水燈程序、下載代碼到芯片中并使LED燈循環(huán)輪流掃描的全套過程，進(jìn)而對(duì)FPGA有直觀的、感性的認(rèn)識(shí)，初步了解它的用途，并對(duì)硬件描述語(yǔ)言的基本框架結(jié)構(gòu)有所了解。

查看實(shí)驗(yàn)平臺(tái)上FPGA芯片，對(duì)FPGA形成初步印象，初步理解FPGA的功能和用途。

利用多媒體教學(xué)直接演示如何利用Altera公司的QII軟件實(shí)現(xiàn)從代碼編寫到下載到實(shí)現(xiàn)功能的最精簡(jiǎn)過程，并要求學(xué)生熟練掌握。雖然學(xué)生第一次接觸QII軟件，但以現(xiàn)在學(xué)生對(duì)計(jì)算機(jī)使用的熟練程度，此部分掌握起來基本沒有難度。

實(shí)驗(yàn)課結(jié)束后，要求學(xué)生再次對(duì)實(shí)驗(yàn)課前的預(yù)習(xí)內(nèi)容進(jìn)行梳理和補(bǔ)充，此時(shí)可以先不寫實(shí)驗(yàn)報(bào)告。

3.理論課講解

經(jīng)歷了預(yù)習(xí)和實(shí)驗(yàn)課，學(xué)生已經(jīng)從感性上對(duì)FPGA有了一定的了解，知道FPGA長(zhǎng)什么樣、FPGA是做什么的，這時(shí)教師開始系統(tǒng)講解FPGA的歷史及發(fā)展、FPGA的功能及適用領(lǐng)域、FPGA的內(nèi)部結(jié)構(gòu)等，學(xué)生在聽課過程中一直浮現(xiàn)出的是實(shí)驗(yàn)平臺(tái)上的FPGA芯片，做到了有的放矢。

通過實(shí)驗(yàn)課上編寫第一個(gè)Verilog HDL代碼，理論課上教師可以講述硬件描述語(yǔ)言的產(chǎn)生及發(fā)展、講述目前流行的兩大硬件描述語(yǔ)言并進(jìn)行簡(jiǎn)單對(duì)比，講述Verilog HDL的基本架構(gòu)等。

通過實(shí)驗(yàn)課上利用QII軟件從代碼編寫到下載到實(shí)現(xiàn)功能的全過程，講述FPGA與硬件描述語(yǔ)言（HDL）之間的聯(lián)系，語(yǔ)言是如何以邏輯網(wǎng)表的形式被映射到FPGA芯片上并實(shí)現(xiàn)相應(yīng)功能的。

所有的一切學(xué)生都是經(jīng)歷過的，理論教學(xué)不再是紙上談兵，而是變得極為具體、親切，極大地提高了學(xué)生的學(xué)習(xí)熱情，同時(shí)教師的教學(xué)廣度和深度也會(huì)得以施展。

4.學(xué)生撰寫課后總結(jié)和實(shí)驗(yàn)總結(jié)

這是一個(gè)鍛煉學(xué)生對(duì)知識(shí)總結(jié)和升華能力的過程，這不是一份簡(jiǎn)單的實(shí)驗(yàn)報(bào)告，也不是傳統(tǒng)意義上的課后作業(yè)，這份報(bào)告需要反映出學(xué)生對(duì)教學(xué)內(nèi)容和實(shí)驗(yàn)內(nèi)容的理解和總結(jié)、對(duì)各知識(shí)點(diǎn)之間關(guān)聯(lián)性的擴(kuò)展。

經(jīng)過以上四個(gè)過程，便完成了一個(gè)完整的教學(xué)單元，先進(jìn)行課前預(yù)習(xí)，學(xué)生前期投入較多，但可以培養(yǎng)學(xué)生自主學(xué)習(xí)能力；再進(jìn)行實(shí)驗(yàn)教學(xué)，教師在實(shí)驗(yàn)教學(xué)過程中要對(duì)相應(yīng)知識(shí)點(diǎn)進(jìn)行適度梳理，此部分教師的投入相對(duì)于傳統(tǒng)實(shí)驗(yàn)教學(xué)多些，可提高學(xué)生的動(dòng)手能力；再進(jìn)行理論教學(xué)，對(duì)實(shí)驗(yàn)項(xiàng)目所涉及的知識(shí)點(diǎn)進(jìn)行詳細(xì)講解，達(dá)到知識(shí)點(diǎn)全覆蓋。最后學(xué)生撰寫學(xué)習(xí)總結(jié)，實(shí)現(xiàn)對(duì)知識(shí)的總結(jié)和深化，有助于學(xué)生對(duì)知識(shí)的理解和把控更加深入扎實(shí)。

先上實(shí)驗(yàn)課，接下來的理論課把相應(yīng)的教學(xué)內(nèi)容補(bǔ)全，如果實(shí)驗(yàn)項(xiàng)目設(shè)置合理，是可以把一學(xué)期大部分教學(xué)內(nèi)容涵蓋在里面的。這樣做，教師的實(shí)驗(yàn)教學(xué)工作量會(huì)有所增加，但理論課可擴(kuò)展空間會(huì)增大。學(xué)生課前精力的投入會(huì)有所增加，但教學(xué)效果會(huì)有很大的改善，學(xué)生會(huì)從中獲取更多的能力。

四、教學(xué)方式的設(shè)置需要解決的重點(diǎn)問題

如何設(shè)置與工程實(shí)踐緊密相連的實(shí)驗(yàn)項(xiàng)目，并且該實(shí)驗(yàn)項(xiàng)目在廣度上需要涵蓋盡可能多的知識(shí)點(diǎn)，在深度上也要滿足教學(xué)要求，極大限度地提高學(xué)生的動(dòng)手能力。

如何設(shè)置與實(shí)驗(yàn)項(xiàng)目相配套的若干預(yù)習(xí)引導(dǎo)題目，此處如設(shè)計(jì)巧妙，可大幅度提高學(xué)生自主學(xué)習(xí)能力，開闊學(xué)生的視野。

如何按實(shí)驗(yàn)項(xiàng)目對(duì)理論教學(xué)知識(shí)點(diǎn)進(jìn)行整合，形成新的理論教學(xué)體系。

如何引導(dǎo)學(xué)生撰寫實(shí)驗(yàn)報(bào)告，進(jìn)行學(xué)習(xí)總結(jié)，進(jìn)而提高學(xué)生的綜合概括能力。

在《HDL與EDA》這門課中我們?cè)O(shè)置了如流水燈、數(shù)據(jù)選擇器、編碼器與譯碼器、分頻器、同步異步、數(shù)字鐘、狀態(tài)機(jī)等實(shí)驗(yàn)，由于Verilog HDL語(yǔ)言本身難度不大，所以通過這些實(shí)驗(yàn)完全可以覆蓋大部分理論教學(xué)內(nèi)容，沒有覆蓋的內(nèi)容可以在理論課教學(xué)中作必要補(bǔ)充。

通過以上的課程設(shè)置，旨在更充分發(fā)揮實(shí)驗(yàn)教學(xué)的作用，使之不僅停留在驗(yàn)證、設(shè)計(jì)、綜合上，還能起到啟發(fā)、引導(dǎo)作用，進(jìn)一步提高學(xué)生自主學(xué)習(xí)的能力和創(chuàng)新能力。

五、在工科教學(xué)中的擴(kuò)展

這種教學(xué)方法，也適用于許多工科課程的教學(xué)，例如《單片機(jī)》，如果按著傳統(tǒng)教學(xué)方法把單片機(jī)的CPU、存儲(chǔ)器、I/O口、中斷、定時(shí)計(jì)數(shù)器、串口都講完再做實(shí)驗(yàn)，學(xué)生會(huì)一直抱著懷疑的態(tài)度學(xué)這些內(nèi)容，他們不知道學(xué)這些東西的用途是什么。等真正開始實(shí)驗(yàn)時(shí)，又會(huì)忘記講過的內(nèi)容，不如先上實(shí)驗(yàn)，例如可以設(shè)置用按鈕控制定時(shí)計(jì)數(shù)器計(jì)數(shù)的實(shí)驗(yàn)，這樣可以把定時(shí)計(jì)數(shù)器和中斷兩個(gè)知識(shí)點(diǎn)顯現(xiàn)出來，學(xué)生做過實(shí)驗(yàn)后，對(duì)定時(shí)計(jì)數(shù)器和中斷的軟件處理方法和硬件寄存器都會(huì)有一定的認(rèn)識(shí)，這個(gè)時(shí)候再上理論課，相信一定會(huì)極大提高學(xué)生的學(xué)習(xí)興趣的。

六、結(jié)語(yǔ)

當(dāng)前實(shí)驗(yàn)教學(xué)是高等院校教學(xué)的重要組成部分，在整個(gè)教學(xué)過程中具有不可替代的重要地位，是學(xué)生理論聯(lián)系實(shí)際的重要途徑，它在培養(yǎng)學(xué)生綜合素質(zhì)和創(chuàng)新能力方面也有著不可替代的重要作用，所以我們應(yīng)該從整體上對(duì)理論教學(xué)和實(shí)驗(yàn)教學(xué)進(jìn)行整合和把控，萬不可把理論教學(xué)和實(shí)驗(yàn)教學(xué)人為地割裂開來。

參考文獻(xiàn)：

[1]EDA先鋒工作室.Altera FPGA/CPLD設(shè)計(jì)[M].北京：人民郵電出版社，2011.

[2]夏宇聞.Verilog 數(shù)字系統(tǒng)設(shè)計(jì)教程[M].北京：北京航空航天大學(xué)出版社，2012.

（責(zé)任編輯：劉翠枝）