“集成電路版圖設(shè)計(jì)”教學(xué)探索與實(shí)踐

阮穎

摘要：集成電路版圖設(shè)計(jì)起著承接電路設(shè)計(jì)和芯片實(shí)現(xiàn)的重要作用，是集成電路設(shè)計(jì)流程中必不可少的環(huán)節(jié)，同時(shí)也是應(yīng)用型集成電路人才的培養(yǎng)方向。對(duì)集成電路版圖設(shè)計(jì)理論教學(xué)和實(shí)驗(yàn)教學(xué)過(guò)程的實(shí)施進(jìn)行了探索和實(shí)踐。以CMOS與非門為例，介紹了基于主流EDA工具的完整集成電路版圖設(shè)計(jì)流程的教學(xué)實(shí)例。

關(guān)鍵詞：集成電路設(shè)計(jì)；版圖；EDA

中圖分類號(hào)：G642.0 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-0079（2014）36-0125-02

集成電路是當(dāng)今信息技術(shù)產(chǎn)業(yè)高速發(fā)展的基礎(chǔ)和源動(dòng)力，已經(jīng)高度滲透與融合到國(guó)民經(jīng)濟(jì)和社會(huì)發(fā)展的每個(gè)領(lǐng)域，其技術(shù)水平和發(fā)展規(guī)模已成為衡量一個(gè)國(guó)家產(chǎn)業(yè)競(jìng)爭(zhēng)力和綜合國(guó)力的重要標(biāo)志之一[1]，美國(guó)更將其視為未來(lái)20年從根本上改造制造業(yè)的四大技術(shù)領(lǐng)域之首。我國(guó)擁有全球最大、增長(zhǎng)最快的集成電路市場(chǎng)，2013年規(guī)模達(dá)9166億元，占全球市場(chǎng)份額的50%左右。近年來(lái)，國(guó)家大力發(fā)展集成電路，在上海浦東等地建立了集成電路產(chǎn)業(yè)基地，對(duì)于集成電路設(shè)計(jì)、制造、封裝、測(cè)試等方面的專門技術(shù)人才需求巨大。為了適應(yīng)產(chǎn)業(yè)需求，推進(jìn)我國(guó)集成電路發(fā)展，許多高校開(kāi)設(shè)了電子科學(xué)與技術(shù)專業(yè)，以培養(yǎng)集成電路方向的專業(yè)人才。集成電路版圖設(shè)計(jì)是電路設(shè)計(jì)與集成電路工藝之間必不可少的環(huán)節(jié)。據(jù)相關(guān)統(tǒng)計(jì)，在從事集成電路設(shè)計(jì)工作的電子科學(xué)與技術(shù)專業(yè)的應(yīng)屆畢業(yè)生中，由于具有更多的電路知識(shí)儲(chǔ)備，研究生的從業(yè)比例比本科生高出很多。而以集成電路版圖為代表包括集成電路測(cè)試以及工藝等與集成電路設(shè)計(jì)相關(guān)的工作，相對(duì)而言對(duì)電路設(shè)計(jì)知識(shí)的要求低很多。因而集成電路版圖設(shè)計(jì)崗位對(duì)本科生而言更具競(jìng)爭(zhēng)力。在版圖設(shè)計(jì)崗位工作若干年知識(shí)和經(jīng)驗(yàn)的積累也將有利于從事集成電路設(shè)計(jì)工作。因此，版圖設(shè)計(jì)工程師的培養(yǎng)也成為了上海電力學(xué)院電子科學(xué)與技術(shù)專業(yè)本科人才培養(yǎng)的重要方向和辦學(xué)特色。本文根據(jù)上海電力學(xué)院電子科學(xué)與技術(shù)專業(yè)建設(shè)的目標(biāo)，結(jié)合本校人才培養(yǎng)和專業(yè)建設(shè)目標(biāo)，就集成電路版圖設(shè)計(jì)理論和實(shí)驗(yàn)教學(xué)環(huán)節(jié)進(jìn)行了探索和實(shí)踐。

一、優(yōu)化理論教學(xué)方法，豐富教學(xué)手段，突出課程特點(diǎn)

集成電路版圖作為一門電子科學(xué)與技術(shù)專業(yè)重要的專業(yè)課程，教學(xué)內(nèi)容與電子技術(shù)（模擬電路和數(shù)字電路）、半導(dǎo)體器件、集成電路設(shè)計(jì)基礎(chǔ)等先修課程中的電路理論、器件基礎(chǔ)和工藝原理等理論知識(shí)緊密聯(lián)系，同時(shí)版圖設(shè)計(jì)具有很強(qiáng)的實(shí)踐特點(diǎn)。因此，必須從本專業(yè)學(xué)生的實(shí)際特點(diǎn)和整個(gè)專業(yè)課程布局出發(fā)，注重課程與其他課程承前啟后，有機(jī)融合，摸索出一套實(shí)用有效的教學(xué)方法。在理論授課過(guò)程中從集成電路的設(shè)計(jì)流程入手，在CMOS集成電路和雙極集成電路基本工藝進(jìn)行概述的基礎(chǔ)上，從版圖基本單元到電路再到芯片循序漸進(jìn)地講授集成電路版圖結(jié)構(gòu)、設(shè)計(jì)原理和方法，做到與上游知識(shí)點(diǎn)的融會(huì)貫通。

集成電路的規(guī)模已發(fā)展到片上系統(tǒng)（SOC）階段，教科書的更新速度遠(yuǎn)遠(yuǎn)落后于集成電路技術(shù)的發(fā)展速度。集成電路工藝線寬達(dá)到了納米量級(jí)，對(duì)于集成電路版圖設(shè)計(jì)在當(dāng)前工藝條件下出現(xiàn)的新問(wèn)題和新規(guī)則，通過(guò)查閱最新的文獻(xiàn)資料，向?qū)W生介紹版圖設(shè)計(jì)前沿技術(shù)與發(fā)展趨勢(shì)，開(kāi)拓學(xué)生視野，提升學(xué)習(xí)熱情。在課堂教學(xué)中盡量減少冗長(zhǎng)的公式和繁復(fù)的理論推導(dǎo)，將理論講解和工程實(shí)踐相結(jié)合，通過(guò)工程案例使學(xué)生了解版圖設(shè)計(jì)是科學(xué)、技術(shù)和經(jīng)驗(yàn)的有機(jī)結(jié)合。比如，在有關(guān)天線效應(yīng)的教學(xué)過(guò)程中針對(duì)一款采用中芯國(guó)際（SMIC）0.18um 1p6m工藝的雷達(dá)信號(hào)處理SOC 芯片，結(jié)合跳線法和反偏二極管的天線效應(yīng)消除方法，詳細(xì)闡述版圖設(shè)計(jì)中完全修正天線規(guī)則違例的關(guān)鍵步驟，極大地激發(fā)了學(xué)生的學(xué)習(xí)興趣，收到了較好的教學(xué)效果。

集成電路版圖起著承接電路設(shè)計(jì)和芯片實(shí)現(xiàn)的重要作用。通過(guò)版圖設(shè)計(jì)，可以將立體的電路轉(zhuǎn)化為二維的平面幾何圖形，再通過(guò)工藝加工轉(zhuǎn)化為基于半導(dǎo)體硅材料的立體結(jié)構(gòu)[2]。集成電路版圖設(shè)計(jì)是集成電路流程中的重要環(huán)節(jié)，與集成電路工藝密切相關(guān)。為了讓學(xué)生獲得直觀、準(zhǔn)確和清楚的認(rèn)識(shí)，制作了形象生動(dòng)、圖文并茂的多媒體教學(xué)課件，將集成電路典型的設(shè)計(jì)流程、雙極和CMOS集成電路工藝流程、芯片內(nèi)部結(jié)構(gòu)、版圖的層次等內(nèi)容以圖片、Flash動(dòng)畫、視頻等形式進(jìn)行展示。

版圖包含了集成電路尺寸、各層拓?fù)涠x等器件相關(guān)的物理信息數(shù)據(jù)[3]。掩膜上的圖形決定著芯片上器件或連接物理層的尺寸。因此版圖上的幾何圖形尺寸與芯片上物理層的尺寸直接相關(guān)。而集成電路制造廠家根據(jù)版圖數(shù)據(jù)來(lái)制造掩膜，對(duì)于同種工藝各個(gè)foundry廠商所提供的版圖設(shè)計(jì)規(guī)則各不相同[4]。教學(xué)實(shí)踐中注意將先進(jìn)的典型芯片版圖設(shè)計(jì)實(shí)例引入課堂，例如舉出臺(tái)灣積體電路制造公司（TSMC）的45nm CMOS工藝的數(shù)模轉(zhuǎn)換器的芯片版圖實(shí)例，讓學(xué)生從當(dāng)今業(yè)界實(shí)際制造芯片的角度學(xué)習(xí)和掌握版圖設(shè)計(jì)的規(guī)則，同時(shí)切實(shí)感受到模擬版圖和數(shù)字版圖設(shè)計(jì)的藝術(shù)。

二、利用業(yè)界主流EDA工具，構(gòu)建基于完整版圖設(shè)計(jì)流程的實(shí)驗(yàn)體系

集成電路版圖設(shè)計(jì)實(shí)驗(yàn)采用了Cadence公司的EDA工具進(jìn)行版圖設(shè)計(jì)。Cadence的EDA產(chǎn)品涵蓋了電子設(shè)計(jì)的整個(gè)流程，包括系統(tǒng)級(jí)設(shè)計(jì)、功能驗(yàn)證、集成電路（IC）綜合及布局布線、物理驗(yàn)證、PCB設(shè)計(jì)和硬件仿真建模模擬、混合信號(hào)及射頻IC設(shè)計(jì)、全定制IC設(shè)計(jì)等。全球知名半導(dǎo)體與電子系統(tǒng)公司如AMD、NEC、三星、飛利浦均將Cadence軟件作為其全球設(shè)計(jì)的標(biāo)準(zhǔn)。將業(yè)界主流的EDA設(shè)計(jì)軟件引入實(shí)驗(yàn)教學(xué)環(huán)節(jié)，有利于學(xué)生畢業(yè)后很快適應(yīng)崗位，盡快進(jìn)入角色。

專業(yè)實(shí)驗(yàn)室配備了多臺(tái)高性能Sun服務(wù)器、工作站以及60臺(tái)供學(xué)生實(shí)驗(yàn)用的PC機(jī)。服務(wù)器中安裝的Cadence 工具主要包括：Verilog HDL的仿真工具Verilog-X、電路圖設(shè)計(jì)工具Composer、電路模擬工具Analog Artist、版圖設(shè)計(jì)工具Virtuoso Layout Editing、版圖驗(yàn)證工具Dracula 和Diva、自動(dòng)布局布線工具Preview和Silicon Ensemble。

Cadence軟件是按照庫(kù)（Library）、單元（Cell）、和視圖（View）的層次實(shí)現(xiàn)對(duì)文件的管理。庫(kù)、單元和視圖三者之間的關(guān)系為庫(kù)文件是一組單元的集合，包含著各個(gè)單元的不同視圖。庫(kù)文件包括技術(shù)庫(kù)和設(shè)計(jì)庫(kù)兩種，設(shè)計(jì)庫(kù)是針對(duì)用戶設(shè)立，不同的用戶可以有不同的設(shè)計(jì)庫(kù)。而技術(shù)庫(kù)是針對(duì)工藝設(shè)立，不同特征尺寸的工藝、不同的芯片制造商的技術(shù)庫(kù)不同。為了讓學(xué)生在掌握主流EDA工具使用的同時(shí)對(duì)版圖設(shè)計(jì)流程有準(zhǔn)確、深入的理解，安排針對(duì)無(wú)錫上華公司0.6um兩層多晶硅兩層金屬（Double Poly Double Metal）混合信號(hào)CMOS工藝的一系列實(shí)驗(yàn)讓學(xué)生掌握包括從電路圖的建立、版圖建立與編輯、電學(xué)規(guī)則檢查（ERC），設(shè)計(jì)規(guī)則檢查（DRC）、到電路圖-版圖一致性檢查（LVS）的完整的版圖設(shè)計(jì)流程[5]。通過(guò)完整的基于設(shè)計(jì)流程的版圖實(shí)驗(yàn)使學(xué)生能較好地掌握電路設(shè)計(jì)工具Composer、版圖設(shè)計(jì)工具Virtuoso Layout Editor以及版圖驗(yàn)證工具Dracula和Diva的使用，同時(shí)對(duì)版圖設(shè)計(jì)的關(guān)鍵步驟形成清晰的認(rèn)識(shí)。

以下以CMOS與非門為例，介紹基于一個(gè)完整的數(shù)字版圖設(shè)計(jì)流程的教學(xué)實(shí)例。

在CMOS與非門的版圖設(shè)計(jì)中，首先要求學(xué)生建立設(shè)計(jì)庫(kù)和技術(shù)庫(kù)，在技術(shù)庫(kù)中加載CSMC 0.6um的工藝的技術(shù)文件，將設(shè)計(jì)庫(kù)與技術(shù)庫(kù)進(jìn)行關(guān)聯(lián)。然后在設(shè)計(jì)庫(kù)中用Composer中建立相應(yīng)的電路原理圖（schematic），進(jìn)行ERC檢查。再根據(jù)電路原理圖用Virtuoso Layout Editor工具繪制對(duì)應(yīng)的版圖（layout）。版圖繪制步驟依次為MOS晶體管的有源區(qū)、多晶硅柵極、MOS管源區(qū)和漏區(qū)的接觸孔、P+注入、N阱、N阱接觸、N+注入、襯底接觸、金屬連線、電源線、地線、輸入及輸出?；镜陌鎴D繪制完成之后，將輸入、輸出端口以及電源線和地線的名稱標(biāo)注于版圖的適當(dāng)位置處，再在Dracula工具中利用幾何設(shè)計(jì)規(guī)則文件進(jìn)行DRC驗(yàn)證。然后利用GDS版圖數(shù)據(jù)與電路圖網(wǎng)表進(jìn)行版圖與原理圖一致性檢查（LVS），修改其中的錯(cuò)誤并按最小面積優(yōu)化版圖，最后版圖全部通過(guò)檢查，設(shè)計(jì)完成。圖1和圖2分別給出了CMOS與非門的原理圖和版圖。

三、結(jié)束語(yǔ)

集成電路版圖設(shè)計(jì)教學(xué)是電子科學(xué)與技術(shù)專業(yè)和相關(guān)電類專業(yè)培養(yǎng)應(yīng)用型集成電路人才的重要環(huán)節(jié)，使學(xué)生鞏固了集成電路電路原理、工藝和器件等理論知識(shí)，掌握了集成電路版圖設(shè)計(jì)流程、方法和主流的EDA版圖工具的使用，提高了學(xué)生的工程實(shí)踐能力，同時(shí)培養(yǎng)了學(xué)生分析問(wèn)題、解決問(wèn)題的能力。隨著集成電路飛速發(fā)展到納米工藝，版圖相關(guān)的新技術(shù)和設(shè)計(jì)規(guī)則不斷涌現(xiàn)。因此，在今后的教學(xué)改革工作中，與時(shí)俱進(jìn)，圍繞先進(jìn)的實(shí)際設(shè)計(jì)案例將課堂教學(xué)和設(shè)計(jì)應(yīng)用緊密結(jié)合，構(gòu)建集成電路版圖設(shè)計(jì)的教學(xué)和實(shí)踐體系，具有重要的意義。

參考文獻(xiàn)：

[1]毛劍波，汪濤，張?zhí)鞎?微電子專業(yè)集成電路版圖設(shè)計(jì)的教學(xué)研究[J].中國(guó)電力教育，2012，（23）：52-53.

[2]陸學(xué)斌.集成電路版圖設(shè)計(jì)[M].北京：北京大學(xué)出版社，2012.

[3]Dan Clein.CMOS集成電路版圖——概念、方法與工具[M].北京：電子工業(yè)出版社，2006.

[4]R.J Baker.CMOS集成電路設(shè)計(jì)手冊(cè)（第3版·基礎(chǔ)篇）[M].北京：人民郵電出版社，2014.

[5]何常德，張國(guó)軍，劉俊.“集成電路分析與設(shè)計(jì)”課程的實(shí)驗(yàn)教學(xué)方法改革[J].電氣電子教學(xué)學(xué)報(bào)，2011，33（2）：74-77.

（責(zé)任編輯：劉麗娜）