一種精確測(cè)量MOSFET晶圓導(dǎo)通電阻的方法

顧漢玉，武乾文

（1. 華潤(rùn)賽美科微電子（深圳）有限公司，廣東 深圳 518116；2. 中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無(wú)錫 214035）

一種精確測(cè)量MOSFET晶圓導(dǎo)通電阻的方法

顧漢玉1，武乾文2

（1. 華潤(rùn)賽美科微電子（深圳）有限公司，廣東 深圳 518116；2. 中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無(wú)錫 214035）

導(dǎo)通電阻的準(zhǔn)確測(cè)量是低導(dǎo)通電阻MOSFET晶圓測(cè)試中的一個(gè)難點(diǎn)。要實(shí)現(xiàn)毫歐級(jí)導(dǎo)通電阻的測(cè)試，必須用開爾文測(cè)試法；但實(shí)際的MOSFET晶圓表面只有兩個(gè)電極（G、S），另外一個(gè)電極（D）在圓片的背面，通常只能將開爾文的短接點(diǎn)接在承載圓片的吸盤邊緣，無(wú)法做到真正的開爾文連接，由于吸盤接觸電阻無(wú)法補(bǔ)償而且變化沒有規(guī)律，導(dǎo)致導(dǎo)通電阻無(wú)法精確測(cè)量。介紹了一種借用臨近管芯實(shí)現(xiàn)真正開爾文測(cè)試的方法，可以實(shí)現(xiàn)MOSFET晶圓毫歐級(jí)導(dǎo)通電阻準(zhǔn)確穩(wěn)定的測(cè)量。

MOS管；導(dǎo)通電阻；開爾文連接；自動(dòng)測(cè)試設(shè)備；待測(cè)器件；晶圓測(cè)試；管芯

1 引言

MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor）是金屬-氧化層-半導(dǎo)體場(chǎng)效晶體管的簡(jiǎn)稱，中文簡(jiǎn)稱MOS管，是一種常見的半導(dǎo)體功率器件。隨著半導(dǎo)體技術(shù)的不斷進(jìn)步，MOS管性能提升明顯，應(yīng)用日益廣泛。電源控制和電源轉(zhuǎn)換是MOS管大量使用的一個(gè)重要領(lǐng)域，在這類應(yīng)用中，MOS管通常作為開關(guān)使用，導(dǎo)通電阻是最為關(guān)鍵的參數(shù)之一，直接影響到應(yīng)用電路的穩(wěn)定性；因此，導(dǎo)通電阻的準(zhǔn)確測(cè)量成為MOS測(cè)試的重點(diǎn)。

2 低導(dǎo)通電阻MOS管簡(jiǎn)介

MOS管按照柵極的功能可分為增強(qiáng)型和耗盡型，按照溝道的材料類型可分為P溝道或N溝道，兩種組合起來(lái)就有共四種類型，一般主要應(yīng)用的為增強(qiáng)型NMOS管和增強(qiáng)型PMOS管。和傳統(tǒng)的晶體管相比，MOS管具有開關(guān)速度快、輸入阻抗高、安全工作區(qū)大、熱穩(wěn)定性好等優(yōu)點(diǎn)[1]。MOS管的主要參數(shù)有：

V（BR）DS：漏源極擊穿電壓；

RDS（on）：MOS導(dǎo)通時(shí)漏源之間的電阻；

RDS（on）＠ID：漏極工作電流為ID時(shí)的漏源極導(dǎo)通電阻；

ID：最大漏極工作電流；

PD：最大漏極耗散功率。

半導(dǎo)體廠家設(shè)計(jì)了多種規(guī)格的MOS管滿足各種不同的應(yīng)用需求。漏源極擊穿電壓的范圍從幾伏到上千伏，最大漏極耗散功率從幾瓦到幾百瓦，導(dǎo)通電阻從幾毫歐到數(shù)百歐，設(shè)計(jì)工程師可以選擇合適的型號(hào)滿足設(shè)計(jì)要求。

隨著半導(dǎo)體工藝技術(shù)的不斷發(fā)展，MOS管的性能不斷提升，擊穿電壓越來(lái)越高，導(dǎo)通電阻越來(lái)越小，很多產(chǎn)品的導(dǎo)通電阻已經(jīng)在毫歐的量級(jí)（我們稱為低導(dǎo)通電阻MOS管），這對(duì)于產(chǎn)品應(yīng)用非常有利，可以降低MOS管的功耗，實(shí)現(xiàn)更大的工作電流，也提高了電路的轉(zhuǎn)換效率。8205是一款廣泛用在鋰電池保護(hù)電路中的NMOS管，其典型導(dǎo)通電阻為20 mΩ左右。圖1 為RDS（on）和ID、VGS的變化關(guān)系。

圖1 RDS（on）、ID、VGS關(guān)系

3 MOSFET晶圓測(cè)試

在MOSFET生產(chǎn)制造過程中，測(cè)試是保證其質(zhì)量及剔除不良品的重要環(huán)節(jié)。測(cè)試通常由自動(dòng)測(cè)試設(shè)備（Automatic Test Equipment，簡(jiǎn)稱ATE）、探針臺(tái)（PROBER）、負(fù)載板（LOADBOARD，也叫DUT板）等構(gòu)成的系統(tǒng)來(lái)完成。典型MOSFET晶圓測(cè)試系統(tǒng)結(jié)構(gòu)如圖2所示。

圖2 典型MOSFET晶圓測(cè)試系統(tǒng)

ATE是由測(cè)試單元和計(jì)算機(jī)組合而成的系統(tǒng)，擁有各種參數(shù)測(cè)試必須的資源，包括PMU（精密測(cè)量單元，Precision Measurement Unit）、DPS（器件供電單元，Device Power Supplies）、高速存儲(chǔ)器（Pattern Memory）、向量生成器、繼電器控制矩陣等。負(fù)載板（LOADBOARD）是把ATE資源信號(hào)轉(zhuǎn)換為被測(cè)器件所需信號(hào)的電路模塊；探針臺(tái)（PROBER）的作用是承載圓片，通過機(jī)械裝置的周期性動(dòng)作，依次逐個(gè)將需要測(cè)試的管芯（簡(jiǎn)稱 DIE）通過針卡（PROBERCARD）連接到測(cè)試回路中，并根據(jù)ATE測(cè)試的結(jié)果（PASS/FAIL），將數(shù)據(jù)記錄在MAPPING文件中。

在后續(xù)的工序中，可以根據(jù)MAPING文件對(duì)相應(yīng)的管芯用專用墨水進(jìn)行標(biāo)記（稱為打INK），不良品會(huì)打上墨點(diǎn)，有墨點(diǎn)標(biāo)記的芯片在封裝工序會(huì)被舍棄（目前有不少封裝廠家采用INKLESS工藝，封裝設(shè)備直接根據(jù)探針臺(tái)的MAPPING進(jìn)行封裝，省去打INK工序）。

4 開爾文（Kelvin）測(cè)試

對(duì)于較小電阻的測(cè)量（數(shù)歐以下），需要采用開爾文測(cè)試（或稱四線測(cè)試法），如圖3所示。開爾文連接有兩個(gè)要求：對(duì)于每個(gè)測(cè)試點(diǎn)都有一條激勵(lì)線F和一條檢測(cè)線S，二者嚴(yán)格分開，各自構(gòu)成獨(dú)立回路；同時(shí)要求S線必須接到一個(gè)有極高輸入阻抗的測(cè)試回路上，使流過檢測(cè)線S的電流極小，近似為零。圖3中r表示引線電阻和探針與測(cè)試點(diǎn)的接觸電阻之和。由于流過測(cè)試回路的電流為零，在r3、r4上的壓降也為零，而激勵(lì)電流i在r1、r2上的壓降不影響i在被測(cè)電阻上的壓降，所以電壓表可以準(zhǔn)確測(cè)出Rt兩端的電壓值，從而準(zhǔn)確測(cè)量出Rt的阻值。測(cè)試結(jié)果和r無(wú)關(guān)，有效地減小了測(cè)量誤差。按照作用和電位的高低，這四條線分別被稱為高電位施加線（HF）、低電位施加線（LF）、高電位檢測(cè)線（HS）和低電位檢測(cè)線（LS）。

圖3 開爾文測(cè)試法

在ATE設(shè)計(jì)中，PMU均采用了開爾文設(shè)計(jì)，即每個(gè)PMU的高電位端（H）、低電位端（L）都有Force和Sense線，圖4是ATE開爾文測(cè)試電阻的標(biāo)準(zhǔn)接法，通過這種方式，可以準(zhǔn)確測(cè)量毫歐級(jí)別甚至更小的電阻。

圖4 ATE實(shí)現(xiàn)開爾文測(cè)試

5 傳統(tǒng)低導(dǎo)通電阻MOSFET晶圓測(cè)試中的問題

圖5是MOSFET典型的縱向結(jié)構(gòu)，源區(qū)（S）、柵區(qū)（G）通過金屬連接，由表面的焊盤（稱為PAD位，晶圓測(cè)試時(shí)作為探針卡的接觸位，封裝時(shí)為打線位）引出，而漏區(qū)（D）通過低電阻率的外延層連接到晶圓背面的金屬層（用背面工藝制作的鍍金或鍍銀層）。

由于MOSFET的這種結(jié)構(gòu)限制，實(shí)際晶圓表面只有G和S兩個(gè)PAD位（參考圖6），G端和S端可以同時(shí)扎2根探針，將Force、Sense接到PAD位；而D端在圓片的背面，由于測(cè)試時(shí)整個(gè)圓片吸附在探針臺(tái)的吸盤（Chuck）上，只能將開爾文的雙線連接到吸盤的邊緣，無(wú)法實(shí)現(xiàn)真正的開爾文連接，等效示意圖為圖7。圖中A、B兩點(diǎn)之間的電阻會(huì)影響測(cè)試的結(jié)果，同時(shí)由于圓片背面的接觸是隨機(jī)變化的，AB間的電阻也是不確定的，測(cè)試的RDS（on）結(jié)果不僅偏大，而且不穩(wěn)定。

圖5 MOSFET縱向結(jié)構(gòu)

圖6 MOSFET 表面焊盤（PAD位）

圖7 傳統(tǒng)MOSFET晶圓測(cè)試等效圖

圖8是傳統(tǒng)方法測(cè)試的8205RDS（on）1 000個(gè)管芯數(shù)據(jù)的分布。測(cè)試的條件是ID＝1.00 A，VGS＝4.5 V。RDS（on）平均值是30.58 mΩ，STDEV值為2.140。

6 改進(jìn)后的測(cè)試方案

由MOSFET的工作原理可知，當(dāng)VGS大于開啟電壓時(shí)，MOSFET處于導(dǎo)通狀態(tài)，源漏（DS）之間的電阻變小。在MOSFET晶圓上，有大量共漏極的管芯存在，只要開啟臨近輔助管芯，利用DS回路，就可以構(gòu)建Sense回路，實(shí)現(xiàn)真正的開爾文連接，從而實(shí)現(xiàn)RDS（on）穩(wěn)定準(zhǔn)確的測(cè)試，如圖9所示。

圖9中是以8205為例的，電池采用3.6 V一次性電池，開啟后RDS（on）在數(shù)十毫歐，對(duì)于高阻抗的Sense回路，此電阻可以忽略不計(jì)。同時(shí)因?yàn)镸OSFET是電壓控制器件，柵極電流非常小，電池的使用壽命很長(zhǎng)。

圖8 傳統(tǒng)方法測(cè)試的RDS（on）數(shù)據(jù)分布

由于是真正的開爾文測(cè)試，測(cè)試非常穩(wěn)定，而且數(shù)據(jù)準(zhǔn)確。圖10是用此方法測(cè)試的RDS（on）1 000個(gè)數(shù)據(jù)分布，測(cè)試條件與圖8的相同。RDS（on）平均值是18.09 mΩ，STDEV值為0.197。與圖8中的數(shù)據(jù)對(duì)比，RDS（on）顯著減小，同時(shí)分布較為集中。

圖9 改進(jìn)后的MOSFET晶圓測(cè)試等效圖

圖10 補(bǔ)償法測(cè)試的RDS（on）數(shù)據(jù)分布

測(cè)試的條件：ID＝1.00 A，VGS＝4.5 V。

RDS（on）平均值是18.09 mΩ，STDEV值為0.197。

為防止輔助管芯失效導(dǎo)致誤判以及邊緣管芯的誤判，可以用左右兩個(gè)輔助管芯并在一起做輔助測(cè)試。另外，在多管芯同時(shí)測(cè)試的方案中，可以直接借用臨近管芯的測(cè)試探針實(shí)現(xiàn)開啟功能，省去輔助探針。對(duì)于PMOS管，VGS需要變?yōu)榉聪螂妷骸?/p>

7 結(jié)束語(yǔ)

在低導(dǎo)通電阻MOSFET晶圓測(cè)試中，針對(duì)傳統(tǒng)測(cè)試方案無(wú)法準(zhǔn)確測(cè)量毫歐級(jí)電阻的困難，本文提出了一種輔助管芯測(cè)試的方法，從原理上實(shí)現(xiàn)了真正的開爾文測(cè)試，對(duì)低導(dǎo)通電阻MOSFET的晶圓測(cè)試具有重要意義。

[1] 陸坤，等. 電子設(shè)計(jì)技術(shù)[M]. 成都：電子科技大學(xué)出版社，1997.

[2] Essentials of Electronic Testing for Digital, memory and Mixed-signal VLSI CIRCUITS [Z]. KLUWER ACADEMIC PUBLISHERS, Copyright 2002, New York, Boston.

[3] 顧漢玉，等. 低導(dǎo)通電阻MOSFET測(cè)試中的自動(dòng)校驗(yàn)技術(shù)[J]. 微型機(jī)與應(yīng)用，2013, 3.

[4] 王水平. MOSFET/IGBT驅(qū)動(dòng)集成電路及應(yīng)用[M]. 北京：人民郵電出版社，2009.

[5] 朱正涌. 半導(dǎo)體集成電路[M]. 北京：北京大學(xué)出版社，2001.

[6] NMOS管8205A數(shù)據(jù)手冊(cè)[EB/OL]. http://www.ic5.cn/ p_CEG8205A_c90b.html.

[7] 趙英偉，龐克儉. Kelvin 四線連接電阻測(cè)試技術(shù)及應(yīng)用[J]. 測(cè)試原理，2005,（11）: 3-4.

[8] 北京華峰測(cè)控技術(shù)有限公司. ATE應(yīng)用文集[P]. 2012.

A Skillful Technology for Low MOSFET RDS（on）Testing

GU Hanyu1, WU Qianwen2

（1.China Resources Semicon,Shenzhen518116,China; 2.China Electronics Technology Group Corpration No.58Research Institute,Wuxi214035,China）

It is diff i cult to measure lowRDS（on）of MOSFET exactly in wafer testing（CP）. It is necessary to use Kelven connections for testing resistor whose resistance is lower than several milliohms. Actually, for MOSFET wafer, there are only 2 pads（G and S）which can be connected in Kelvin connections on the wafer surface. The third pole（D）is on the bottom of wafer, can only connect to edge of the chuck which hold the wafer in the course of CP, can’t achieve really Kelvin connections for MOSFET wafer testing in normal way. As the connect status for wafer and chuck is unstable, the testing result is unstable too. The paper presents a way to carry really Kelvin connections for MOSFET wafer testing by using a nearby DIE which is turned on. By this way,RDS（on）low than several milliohms can be measured exactly and stably.

MOSFET;RDS（on）; kelvin connections; auto test equipment; device under test; circuit probing; DIE

TN307

A

1681-1070（2014）09-0017-04

顧漢玉（1968—），男，畢業(yè)于西安交通大學(xué)半導(dǎo)體物理與器件專業(yè)，高級(jí)工程師，長(zhǎng)期從事半導(dǎo)體設(shè)備的升級(jí)改造、集成電路測(cè)試、ATE研制工作。

2014-04-11