第四代微電子封裝技術(shù)—TVS技術(shù)及其發(fā)展

羅艷碧

摘 要：隨著微電子制造由二維向三維發(fā)展，三維芯片堆疊的封裝方式成為發(fā)展的必然方向。但是使用傳統(tǒng)金線鍵合的三維電路封裝技術(shù)不僅會占用大量空間，同時會增加能耗、降低運行速度。因此，可實現(xiàn)芯片直接互聯(lián)的TSV技術(shù)孕育而生。TSV技術(shù)可以使微電子封裝達到最密連接，三維尺寸達到最?。煌瑫rTSV技術(shù)降低了連接長度，可有效降低芯片能耗，提高運行速度。在DRAM芯片制造中使用TSV技術(shù)可以使IC器件的性能大幅度提高，其中基于TSV技術(shù)開發(fā)的混合存儲立方體（HMC）可以使存儲器性能提高20倍，而體積和能耗縮小到原有1/10。但由于TSV技術(shù)本身的缺點使其商業(yè)化過程步履艱難。而TSV技術(shù)最大的缺點還是在于成本太高。

關(guān)鍵詞：微電子封裝；TSV；金屬化；鍵合；DRAM

引言

自1965年“摩爾定律”[1]提出以來，微電子器件的密度幾乎沿著“摩爾定律”的預(yù)言發(fā)展。到了今天，芯片特征尺寸達到22nm，再想通過降低特征尺寸來提高電路密度不僅會大幅提高成本，還會降低電路的可靠性。為了提高電路密度，延續(xù)或超越“摩爾定律”，微電子制造由二維向三維發(fā)展成為必然。其方法之一就是將芯片堆疊以后進行封裝，由此產(chǎn)生了三維電路封裝技術(shù)（3D IC packaging）。三維電路封裝技術(shù)中，芯片電極是通過金線鍵合的技術(shù)來實現(xiàn)電路的導(dǎo)通。如圖1a所示，隨著芯片疊層的增加，鍵合金線將占用大量的空間。同時由于連接的延長使得電路能耗升高、速度降低。因此，業(yè)界需要一種方法，能夠使得硅芯片在堆疊的同時實現(xiàn)電路的導(dǎo)通，從而避免采用硅芯片以外的線路連接。傳統(tǒng)半導(dǎo)體工藝主要是針對硅圓片表明進行加工并形成電路，而要實現(xiàn)硅芯片上下層之間的連接，需要一種能貫通硅芯片的加工工藝，即TSV技術(shù)（圖1b）。早在1958年，半導(dǎo)體的發(fā)明人William Shockley，在其專利中就提到過硅通孔的制備方法[2]。而TSV（through-silicon via）工藝的概念在1990年代末才提出，香港應(yīng)用技術(shù)研究院和臺灣半導(dǎo)體制造公司于1998年申請相關(guān)美國專利[3，4]，而關(guān)于TSV技術(shù)最早的論文發(fā)表于2000年[5]。相比傳統(tǒng)金線鍵合，TSV技術(shù)不僅能減少金線所占用的平面尺寸，由于減少了金線焊點使得Z軸方向達到最密連接，三維尺寸達到最小；同時TSV技術(shù)降低了連接長度，可有效降低芯片能耗，提高運行速度。

（a）金線鍵合技術(shù) （b）TSV技術(shù)

TSV制造工藝分以下幾個步驟，分別是：通孔制造，絕緣層、阻擋層制備，通孔金屬化，芯片減薄和鍵合。總得來說TSV技術(shù)難度遠大于傳統(tǒng)金線鍵合技術(shù)。

1.1 TSV孔制造

雖然TSV稱為硅通孔技術(shù)，但是在加工過程中大多數(shù)是對盲孔進行加工，只有在其后減薄階段打磨芯片底部，露出填充金屬，才使得孔成為真正的通孔。TSV工藝的第一步就是盲孔的制造（圖2a）。TSV的盲孔制造有三種方法，分別是干法刻蝕、濕法刻蝕和激光鉆孔。干法刻蝕是使用等離子氣體轟擊材料表面達到刻蝕效果的方法；而濕法刻蝕是使用化學(xué)溶劑來刻蝕材料表面。相比之下干法刻蝕具有刻蝕速率高、方向性好，可以制造大深寬比的孔、刻蝕速率可控性強等優(yōu)點，但是相對成本較高，總得來說干法刻蝕是通孔制造中最常用的方法[6]。而激光打孔加工速率更高，但是由于熱損傷使得通孔的精度下降，因此使用較少。

1.2 絕緣層、阻擋層制備

如圖2 b所示，由于Si是半導(dǎo)體，通常在Si基體上沉積金屬前都需要制備一層絕緣層，絕緣層為SiO2或SiNx，通過增強等離子體化學(xué)氣相沉積（PECVD）方法制備。另外為了防止金屬擴散進入基體，還需要在絕緣層上制備一層阻擋層。阻擋層通常由TiNx組成，通過有機金屬化學(xué)氣相沉積（MOCVD）制備。

1.3 通孔金屬化

目前TSV金屬化過程中最常用的金屬是Cu。通孔金屬化是TSV技術(shù)中的難點，其成本占TSV工藝成本40%以上。通常芯片制造中，金屬導(dǎo)體層通過物理氣相沉積（PVD）方法制備。相對只有幾十納米的導(dǎo)線，若寬度達到5～100m、深度達到50～30m的TSV通孔也用PVD方法制備，其所耗費的時間就是業(yè)界所不能允許的。因此TSV中通孔金屬化通常是使用電鍍的方法來進行。但是由于Si基體導(dǎo)電性差，不適合進行電沉積，所以金屬化必須分兩步完成金屬化：先使用PVD方法沉積厚度為數(shù)個納米的種子層（圖2c），使得硅基板具有導(dǎo)電性，然后在進行電鍍過程來完成金屬化（圖2d）。此方法與大馬士革電鍍相似。

與大馬士革電鍍不同的是由于TSV通孔通常深寬比較大，約在1：1與10：1之間。由于在電鍍過程中孔口電力線比較密集，若采取傳統(tǒng)電鍍工藝，孔口將快速生長，導(dǎo)致孔洞閉合，使孔內(nèi)難以得到金屬沉積。因此TSV工藝中通常對鍍液進行調(diào)整來滿足工藝要求，即在鍍液中添加加速劑、抑制劑和整平劑。最常用的加速劑是聚二硫二丙烷磺酸鈉（SPS），SPS能在電鍍中起到催化作用，提高Cu2+沉積速率[7]；最常用抑制劑為聚乙二醇（PEG），PEG的存在能較大的抑制電極的活性，從而降低沉積速率。最常用的整平劑為煙魯綠（JGB）。由于PEG分子鏈較大，不容易進入通孔內(nèi)部，從而容易聚集在孔口，使得孔口處金屬生長得到抑制[8]。相反SPS由于分子量較小，更容易進入通孔內(nèi)部，特別是聚集在通孔底部，使得通孔底部的金屬生長得到加速。JGB在生產(chǎn)中是不可缺少的添加劑，它的存在有利于加速劑向微孔中傳質(zhì)[9]，同時JGB會與PEG純在協(xié)同作用，將產(chǎn)生2倍于單獨添加劑的抑制效果[10]。在加速劑、抑制劑和整平劑的共同作用下金屬化過程自底部而上，使整個通孔都得到填充。

1.4 化學(xué)機械拋光、芯片減薄和鍵合

通孔金屬化后的芯片將進行化學(xué)機械拋光（CMP），去除多余的沉積金屬；然后進行減薄，通過打磨使得芯片底部露出TSV金屬，以便進行芯片間的鍵合。由于目前多層芯片集成中每層芯片的厚度多在100m以下，若減薄過程工藝不當可能造成芯片翹曲、下垂、表面損傷擴大或晶片破裂，因此，薄芯片的強化和支撐也是TSV的技術(shù)難點。如圖2e所示，通常采用在需要加工的芯片表面粘結(jié)一片晶圓片作為支撐，然后對TSV芯片底部進行減薄（圖2f），加工完成后移除支撐晶圓片（圖2h）。減薄后的芯片將經(jīng)過鍵合實現(xiàn)機械和電連接，鍵合的方法有：Cu-Cu鍵合、有機粘接、熔合、焊接等手段。目前采用TSV工藝的電路制造技術(shù)有三維電路集成（3D IC integration）和三維硅集成（3D Si integration）技術(shù)。期間的不同在于三維硅集成技術(shù)之間使用芯片和芯片的直接對接，而三維電路集成技術(shù)中芯片電極制備成為凸點，由凸點進行連接，由此造成這兩種技術(shù)的差異有：

（1）三維硅集成技術(shù)只能使用Cu-Cu鍵合或氧化物之間的鍵合，對鍵合條件要求較高，而三維電路集成技術(shù)可使用粘結(jié)、熔合、焊接等手段鍵合；

（2）三維硅集成技術(shù)只能在晶圓片之間進行鍵合（wafer to wafer， w2w）；而三維電路集成技術(shù)可以使用晶圓片之間鍵合（w2w），還可以芯片對芯片鍵合（chip to chip， c2c），芯片對晶圓片鍵合（chip to wafer， c2w）；

（3）三維硅集成技術(shù)中芯片之間沒有間隙，其電性能、能耗、外觀尺寸、重量較小，而三維電路集成技術(shù)芯片間存在間隙，可通過填充物進行導(dǎo)熱、熱膨脹系數(shù)的調(diào)整；

（4）此外三維硅集成技術(shù)中TSV通孔直徑更小，約1m甚至更小?？偟脕碚f三維硅集成技術(shù)對技術(shù)要求較高，近期內(nèi)很難實現(xiàn)商業(yè)化運用[11]。

2 目前 TSV技術(shù)的發(fā)展和存在的問題

TSV技術(shù)的商業(yè)化過程步履艱難，目前TSV技術(shù)運用最廣泛的領(lǐng)域是在3D疊層DRAM（Dynamic Random Access Memory）芯片。使用TSV技術(shù)制備3D堆疊DRAM芯片的生產(chǎn)商主要有爾必達（Elpida）、三星（Samsung）與美光（Micron）。早在2004年，爾必達就開始TSV技術(shù)的研究，并于2009年在已成功開發(fā)出多層銅TSV堆疊的8Gb （相當于1GB）DRAM記憶體，這款DRAM在2011年開始銷售。相比傳統(tǒng)金線鍵合生產(chǎn)的筆記本內(nèi)存更加省電，產(chǎn)品的工作電壓下降了20%，待機能耗降低了50%，而且芯片封裝后的面積也下降了70%。由于金融危機爆發(fā)，爾必達業(yè)績迅速惡化，公司于2012年2月宣布破產(chǎn)，同年7月被美光公司收購。三星公司對TSV技術(shù)的開發(fā)略晚于爾必達公司。三星于2010年12月宣布開發(fā)出使用TSV技術(shù)的8GB DDR3（Double Data Rate 3） RDIMM （Registered Dual Inline Memory）。相比傳統(tǒng)筆記本內(nèi)存，利用TSV技術(shù)生產(chǎn)DRAM處理速度高70%，在電力消耗上可節(jié)能40%。其后，在2011年8月三星宣布開發(fā)出使用TSV技術(shù)的32GB RDIMM。這款RDIMM相比普通工藝制備的內(nèi)存能耗降低30%。雖然上述這兩款內(nèi)存都完成了產(chǎn)品測試和作為樣品供貨，但是目前未見其量產(chǎn)和商業(yè)化的報道。美光在收購爾必達后成為全球第二大DRAM生產(chǎn)商，但其TSV技術(shù)源于IBM公司。2011年2月美光在源于IBM的TSV基礎(chǔ)上提出了名為“混合存儲立方體”（Hybrid Memory Cube，HMC）的技術(shù)概念，這一技術(shù)是在更大規(guī)模使用TSV技術(shù)的基礎(chǔ)上將DRAM芯片堆疊成為立方，從而摒棄目前傳統(tǒng)的RDIMM內(nèi)存插槽形式。據(jù)稱單顆HMC芯片的性能超過DDR3內(nèi)存條20倍以上，同時單位bit存儲空間的功耗僅僅是現(xiàn)有內(nèi)存技術(shù)的十分之一，同等容量HMC的體積也僅僅是目前使用RDIMM內(nèi)存條的十分之一。美光于2013年9月推出了第一款HMC產(chǎn)品，預(yù)計將在2014年實現(xiàn)量產(chǎn)，三到五年實現(xiàn)商業(yè)化。相對而言，其它DRAM生產(chǎn)商TSV研發(fā)進度較慢。目前世界第三大DRAM生產(chǎn)商海力士（Hynix）于2013年12月與AMD公司聯(lián)合研發(fā)出第一款的使用TSV技術(shù)的內(nèi)存芯片。

目前TSV技術(shù)正處于實現(xiàn)商業(yè)化的瓶頸階段。作為一種新技術(shù)，必然有很多需要解決的問題限制了TSV技術(shù)商業(yè)化。這些問題主要有三個方面[11]：

2.1 成本問題：成本問題依然是制約TSV商業(yè)化的主要問題，造成TSV成本上升的原因有：（1） TSV用晶圓片價格較高；（2） 由于廢品率高造成的成本上升；（3） 大規(guī)模生產(chǎn)設(shè)備昂貴；（4） 由于TSV工藝困難帶來的成本上升； 由于以上原因TSV技術(shù)的成本遠高于金線鍵合技術(shù)。

2.2 TSV特有的技術(shù)難題：（1）金屬化中，銅填充有助于散熱問題，但增加熱膨脹系數(shù)（TCE）問題，這一問題容易造成TSV晶圓片翹曲；（2）無空隙填充銅通常需要較長的時間；（3）薄的TSV晶圓片在加工過程中需要特殊的支撐技術(shù)；（4）TSV晶圓片很難進行單點加工；（5）高深寬比TSV通孔難以填充；

2.3 新技術(shù)常有的問題：（1）TSV的設(shè)計軟件缺乏；（2）TSV的設(shè)計準則不通用；（3）TSV檢測方法和軟件缺乏；（4）TSV行業(yè)標準缺乏；（5）不同IC器件中TSV的成本效益不明；（6）TSV技術(shù)有多大的市場。（7）TSV技術(shù)生命周期不明。

3 結(jié)論

本文通過對TSV技術(shù)產(chǎn)生背景、技術(shù)工藝、運用現(xiàn)狀和存在問題的論述得到以下結(jié)論：

3.1 TSV技術(shù)可以使微電子封裝達到最密連接，三維尺寸達到最小；同時TSV技術(shù)降低了連接長度，可有效降低芯片能耗，提高運行速度，因此TSV技術(shù)是很有潛力的實用技術(shù)；

3.2 TSV技術(shù)工藝主要過程有通孔制造，絕緣層、金屬層的沉積，金屬化，芯片減薄和鍵合幾個步驟，其技術(shù)難度遠大于傳統(tǒng)金線鍵合技術(shù)；

3.3 在DRAM芯片制造中使用TSV技術(shù)可以使IC器件的性能大幅度提高，其中基于TSV技術(shù)開發(fā)的混合存儲立方體（HMC）可以使存儲器性能提高20倍，而體積和能耗縮小到原有1/10。但由于TSV技術(shù)本身的缺點使其商業(yè)化過程步履艱難。其中，TSV技術(shù)最大的缺點還是在于成本。

參考文獻

[1]G. E. Moore. Cramming More Components onto Integrated Circuits. Electronics [J]， 1965， 38， （8）： 114-117.

[2]William Shockley. Semiconductive wafer and method of making the same [P]. US Patent No. 3，044，909， 1958.