劉衛(wèi)華,王李民,周志文
?
短波接收機(jī)射頻前端增益校正設(shè)計(jì)與實(shí)現(xiàn)
劉衛(wèi)華1,王李民2,周志文3
(1. 92403 部隊(duì), 福州 350007;2. 92493 部隊(duì), 遼寧葫蘆島 125000;3.海軍工程大學(xué), 武漢 430033)
在短波數(shù)字化接收機(jī)中,通過控制射頻前端可變的衰減器或放大器,可以實(shí)現(xiàn)模擬增益控制。但無論是壓控還是數(shù)控衰減器和放大器,器件的非線性都會(huì)引起模擬增益分配的非線性,從而影響解調(diào)的質(zhì)量。本文針對這種非線性設(shè)計(jì)了一種反饋型的自動(dòng)增益校正方法,并在DSP和FPGA的硬件平臺(tái)上進(jìn)行效果測試,結(jié)果表明校正后增益誤差有了3.2dB的改善。
射頻前端 非線性 反饋型 增益校正
在短波數(shù)字化接收機(jī)中,通過數(shù)字處理部分的可編程芯片控制模擬前端的衰減器或放大器,從而實(shí)現(xiàn)對前端的自動(dòng)增益控制[1](AGC,Automatic Gain Control)。典型的反饋型AGC電路[2,3,4]是隨著輸入信號的強(qiáng)弱通過一定的算法控制被控電路,使總增益按照一定的規(guī)律變化,輸出穩(wěn)定或在較小的范圍內(nèi)變化。
模擬前端的射頻增益[5,6]通常采用的為電調(diào)衰減方式,即是通過改變電壓來控制電調(diào)衰減量從而實(shí)現(xiàn)模擬自動(dòng)增益控制,其中不同的衰減控制碼對應(yīng)于不同的增益,而衰減控制碼是由可編程芯片(如DSP,F(xiàn)PGA等)來控制。盡管相對于傳統(tǒng)的模擬增益控制電路,壓控方式衰減器的放大增益電路在精度上有所提高,但由于電路非理想特性的影響,仍存在一定的非線性。電路的非線性會(huì)導(dǎo)致壓控方式自動(dòng)增益控制的非線性,即線性控制碼輸入下輸出非線性的電壓,從而導(dǎo)致模擬增益產(chǎn)生誤差,影響解調(diào)質(zhì)量和指標(biāo)。在這種情況下,就需要對前端衰減控制碼進(jìn)行校正,使其達(dá)到或者接近線性。
本文設(shè)計(jì)了一種反饋型結(jié)構(gòu)自動(dòng)衰減控制碼校正,其基本思想為:控制數(shù)字接收機(jī)的輸出射頻頻率及幅度,反饋進(jìn)入接收天線端。當(dāng)進(jìn)行自動(dòng)增益校正時(shí),饋入天線的射頻信號經(jīng)前端放大、混頻、濾波后在數(shù)字處理部分進(jìn)行解調(diào)濾波。減小輸出射頻信號幅度,通過增大模擬增益量,使得在數(shù)字處理時(shí)得到的幅度相同,此時(shí)得到的模擬增益量所對應(yīng)的衰減控制碼即為測到的結(jié)果。自動(dòng)方式校正可重復(fù)性強(qiáng)、工作量小、操作簡單,但需要針對特定的硬件結(jié)構(gòu)。
本文設(shè)計(jì)的硬件平臺(tái)主體是基于DSP和FPGA的,DSP采用的TMS320C6416芯片,F(xiàn)PGA采用EP2CGX60芯片,DSP在本設(shè)計(jì)中完成對整個(gè)信號通路和自動(dòng)增益校正的控制,以及實(shí)現(xiàn)AGC算法。FPGA的主要任務(wù)是實(shí)現(xiàn)中頻信號下變頻到基帶信號、解調(diào)濾波和完成底層復(fù)雜的運(yùn)算。其硬件結(jié)構(gòu)圖如下圖所示。
在本設(shè)計(jì)中射頻AD9957是關(guān)鍵,它可以工作在三種工作模式下,即正交上變頻模式(Qadrature modulation mode),內(nèi)插DAC模式(Interpolating DAC mode)和單音模式(Single tone mode)。DSP通過配置AD9957的控制寄存器控制其工作方式,同時(shí)AD9957的輔助寄存器會(huì)影響輸出幅度和頻率。本文的設(shè)計(jì)采用內(nèi)插DAC模式,因?yàn)樵谶@種模式下DSP既可控制AD射頻頻率也可控制輸出幅度。DSP根據(jù)FPGA中送來的數(shù)據(jù)調(diào)整衰減控制碼去控制前端放大器,同時(shí)也判定下一次送給AD9957的幅度。FPGA將基帶處理的幅度值通過音頻D/A轉(zhuǎn)換器送到示波器,可觀察到整個(gè)測量過程。
整個(gè)自動(dòng)增益校正的過程為:DSP控制整個(gè)數(shù)字化接收機(jī)工作在等幅報(bào)狀態(tài)下,拍頻頻率f=1k Hz,增益方式為人工增益。開始校正時(shí),初始化射頻AD9957輸出幅度為RF_IN0,頻率為f_信號,信號反饋進(jìn)入射頻端,DSP通過增益碼控制模擬前端增益。中頻信號采樣進(jìn)入FPGA后下變頻到基帶進(jìn)行解調(diào)濾波,F(xiàn)PGA每個(gè)64 kHz的節(jié)拍速率將計(jì)算得到幅值baseband_IN給DSP做運(yùn)算,DSP將第一次的baseband_IN0作為定標(biāo)值。將射頻信號減少1dB作為下一次輸入,頻率不變,DSP檢測到此時(shí)的幅值為baseband_IN1(應(yīng)是小于baseband_IN0的),DSP逐漸增大增益碼Code使得讀到的幅值baseband_IN1等于或者接近定標(biāo)值。當(dāng)和定標(biāo)值誤差較小時(shí),此時(shí)的增益碼Code即為當(dāng)前增益量所對應(yīng)的控制碼,以此類推可得到總增益所有的控制碼。
對于第一次進(jìn)入AD9957的幅度,其不能過大但也不能過小,選取主要遵循的原則為:
1)保證射頻端信號足夠大的信噪比,盡可能減小由噪聲導(dǎo)致的誤差。由于中頻 ADC轉(zhuǎn)換位數(shù)為16bit,意味著輸入信號的范圍為0~32767,即由AD9957饋入到射頻端的幅度范圍為0~32767,當(dāng)選取的幅度較大時(shí)可有效的提高射頻端信噪比,減小噪聲干擾;
2)保證在前端滿增益條件下,最小輸入不會(huì)導(dǎo)致中頻AD過載,這就要求選取的幅度不能過大;三、為保證射頻增益碼在自加的過程中不至于超過最大值32767以至于射頻前端達(dá)到飽和,將第一次反饋?zhàn)x到的幅度盡量控在AGC額定值范圍內(nèi)。在本設(shè)計(jì)中選取第一次作為定標(biāo)的輸入信號幅度為20000,可滿足所需條件。
由于在本設(shè)計(jì)中FPGA進(jìn)行數(shù)字解調(diào)時(shí)濾波器階數(shù)為1000階,DSP為了能“實(shí)時(shí)”讀到幅值,在DSP中至少延時(shí)1000/2個(gè)節(jié)拍才能保證讀到的幅值為瞬時(shí)值,本設(shè)計(jì)中DSP延時(shí)1024個(gè)節(jié)拍,如下圖3所示為FPGA的解調(diào)濾波設(shè)計(jì)圖。
本文設(shè)計(jì)的自動(dòng)增益校正在搭建的基于DSP和FPGA的硬件平臺(tái)上進(jìn)行了測試,仿真軟件采用的為CCS3.3和Quartus II9.1。整個(gè)校正的流程主要由DSP來控制,F(xiàn)PGA提供解調(diào)通路,將工作在CW工作模式下的幅值送給DSP進(jìn)行整個(gè)校正測量。由于每次射頻輸入到DSP讀到幅度值有一定的延時(shí),所以可以從CCS中明顯地觀察到校正測量過程,同時(shí)由于FPGA將解調(diào)濾波后的幅值以64 kHz速率從音頻D/A送出,在示波器上同樣可看到在校正過程中幅值的漸變過程。下圖為測量中在CCS畫圖觀察到的輸出幅度隨時(shí)間變化曲線。
由上圖可以看出,在校正調(diào)整過程中,幅值以固定步長增大到定標(biāo)值附近后進(jìn)行下一次調(diào)整。同時(shí),小增益的調(diào)整過程時(shí)間比大增益調(diào)整時(shí)間短,主要原因在于大增益的校正碼較大,每次調(diào)整控制碼到讀到接近定標(biāo)值的幅度需要時(shí)間長。DSP記錄的每次調(diào)整的控制碼如圖5所示,圖中只截取CCS中Watch Window記下的增益量為0~20d B的衰減控制碼,事實(shí)上在本數(shù)字化接收機(jī)中模擬增益量共55 dB量。
由圖6可以看出,實(shí)測的控制碼并不是理想的線性曲線,而存在一定的誤差,這是由前端壓控放大器器件本身和前端電路的非線性造成的。通過對比理想與實(shí)測的衰減控制碼,最大誤差有3.2 dB。經(jīng)校正后在中頻測得的增益誤差最大為0.3 dB,較不校正時(shí)3.5 dB有了明顯的改善。仍存在誤差的主要原因?yàn)椋?)測量信噪比較小時(shí),外部噪聲(模擬前端及空間的噪聲)帶來的干擾;2)運(yùn)算過程中乘法造成的精度誤差;3)校正過程中控制碼固定步長的選擇及判決測量值與定標(biāo)值得條件。
在MATLAB中繪圖對比理想與實(shí)測的衰減控制碼特性曲線如圖6所示。
文章針對數(shù)字化接收機(jī)中模擬前端壓控/數(shù)控方式的增益控制器件的非線性設(shè)計(jì)了一種反饋型自動(dòng)增益校正的方法,并且在DSP和FPGA為主體的硬件平臺(tái)上進(jìn)行了效果測試。實(shí)測數(shù)據(jù)表明,文章所設(shè)計(jì)的方法能有效改善前端放大器非線性,校正后在模擬中頻測到的增益誤差較不校正時(shí)改善了3.2 dB,從而一定程度上提高了解調(diào)質(zhì)量。
[1] 蘇明.短波接收機(jī)前端范圍AGC控制電路的研制[D].武漢:武漢理工大學(xué), 2012:38-45.
[2] 陳景軍.基于軟件無線電的短波接收機(jī)設(shè)計(jì)與實(shí)現(xiàn)[D].武漢:武漢理工大學(xué), 2012:24-25.
[3] 鄭翔,張文強(qiáng),周志杰.一種AGC算法的設(shè)計(jì)與實(shí)現(xiàn)[J].電訊技術(shù),2006,(2):164-167.
[4] 姜坤.一種改進(jìn)的數(shù)字AGC系統(tǒng)設(shè)計(jì)與仿真[J]. 科技導(dǎo)報(bào), 2011, 29(33): 42-46.
[5] Cai Xiping, ShangHongbo, Wang Lina, et al. Simulation of automatic gain control method for laser radar receiver[J]. International Society for Optical Engineering, 2009.
[6] 曹鵬, 費(fèi)元春. 大動(dòng)態(tài)寬帶數(shù)字中頻AGC系統(tǒng)的設(shè)計(jì)[J]. 北京理工大學(xué)學(xué)報(bào), 2003, 23(5) : 613-616.
Design and Implementation of Gain Correction of RF Leading End in Shortwave Receiver
Liu Weihua1, Wang Limin2, Zhou Zhiwen3
(1. The Unit 92403 of PLA, Fuzhou 350007, China; 2. The Unit 92493 of PLA, Huludao 125000, Liaoning, China;3. Naval University of Engineering, Wuhan 430033,China)
TN924
A
1003-4862(2014)08-0073-04
2014-04-02
劉衛(wèi)華(1970-),男,工程師。研究方向:通訊工程。