耗散功率與環(huán)境溫度對(duì)功率VDMOS熱阻的影響分析

董晨曦，王立新

(中國(guó)科學(xué)院微電子研究所，北京100029)

功率VDMOS器件因其具有高輸入阻抗、開(kāi)關(guān)速度快等諸多優(yōu)點(diǎn)［1］，近些年發(fā)展迅速，但作為功率器件，較大的驅(qū)動(dòng)電流將產(chǎn)生很大的熱量，隨著結(jié)溫的升高，將嚴(yán)重影響器件的可靠性和使用壽命。因此，如何準(zhǔn)確的評(píng)估器件熱性能優(yōu)劣就顯得非常重要了，而熱阻值就是衡量器件熱性能好壞的重要參數(shù)。

通常，我們?cè)诳疾炱骷崽匦詴r(shí)，容易將熱阻值看成恒定不變的常量。但實(shí)際上，器件熱阻值并不是固定不變的，它會(huì)隨諸多因素的變化而變化，如耗散功率、環(huán)境溫度、器件類(lèi)型、芯片布局，封裝方法等。本文通過(guò)對(duì)比性試驗(yàn)，著重分析了功率VDMOS器件穩(wěn)態(tài)熱阻值與耗散功率及環(huán)境溫度之間的變化關(guān)系，并對(duì)該變化關(guān)系進(jìn)行了合理的解釋。

1 熱阻測(cè)試基本原理

熱阻定義 在熱平衡條件下，沿器件熱流通道上的溫度差與產(chǎn)生溫差的耗散功率之比［2］:

式中Rθjc為結(jié)到管殼的熱阻(℃/W或K/W);Tj為結(jié)溫;Tc為殼溫;PH是耗散功率。其中，PH可通過(guò)儀器讀出，因此，結(jié)溫Tj和殼溫Tc的測(cè)量便是熱阻測(cè)試的關(guān)鍵。

1.1 結(jié)溫Tj測(cè)量原理

通常，由于封裝的密封完整性，很難直接獲得器件的結(jié)溫。因此便需要通過(guò)電學(xué)法測(cè)量器件內(nèi)部的溫度敏感元件，從而間接實(shí)現(xiàn)結(jié)溫的測(cè)量。功率VDMOS主要利用源-漏間寄生PN結(jié)二極管作為溫敏元件，通過(guò)對(duì)結(jié)電壓Vf的測(cè)量，間接的獲取器件結(jié)溫Tj(圖1)。

圖1 n溝VDMOS結(jié)構(gòu)圖和電路符號(hào)

小電流條件下，半導(dǎo)體PN結(jié)結(jié)溫變化ΔTj與正向結(jié)電壓變化ΔVf呈良好線性關(guān)系［4］，用溫度校準(zhǔn)系數(shù)為K來(lái)表示。滿足關(guān)系式:

由式(2)可知，結(jié)溫測(cè)量的重點(diǎn)就是溫度校準(zhǔn)系數(shù)K以及結(jié)壓降ΔVf的測(cè)定。

1.1.1 溫度校準(zhǔn)系數(shù)測(cè)量

溫度校準(zhǔn)系數(shù)K表征的是結(jié)電壓隨溫度的變化。測(cè)量裝置(油浴加熱裝置)見(jiàn)圖2，該裝置采用高熱導(dǎo)率且電絕緣的液態(tài)礦物油作為傳熱媒介給器件加熱和散熱，下部的磁力攪拌器保證了油溫的均勻分布。實(shí)驗(yàn)中將器件的柵-漏短接，源-漏分別接正負(fù)電極(N型)，放入校準(zhǔn)鍋內(nèi)，通以測(cè)試電流Im，加熱油鍋至要求的溫度(125℃)，整個(gè)測(cè)試過(guò)程器件與油浴環(huán)境始終處于熱平衡狀態(tài)，因而可以通過(guò)熱電偶測(cè)量油溫作為器件的結(jié)溫，之后讓油鍋?zhàn)匀焕鋮s，并且每5℃讀取一次器件兩端的電壓值，便可以利用正向壓降與溫度的良好線性關(guān)系［5］得到溫度校準(zhǔn)系數(shù)K，如圖3所示。

圖2 溫度校準(zhǔn)系數(shù)測(cè)量裝置

1.1.2 結(jié)壓降測(cè)量

結(jié)壓降 ΔVf的測(cè)定是按照 JESD51標(biāo)準(zhǔn)［6］，采用加熱電流與測(cè)試電流相交替的方法實(shí)現(xiàn)的，測(cè)試原理圖如圖4所示。

圖3 溫度系數(shù)曲線

圖4 測(cè)試原理圖

測(cè)試步驟:

①開(kāi)關(guān)置于1，給定加熱電壓VH，使加熱電流IH1通過(guò)待測(cè)器件直至器件達(dá)到熱穩(wěn)定狀態(tài)后，迅速將開(kāi)關(guān)置于2，在測(cè)試電流IM下測(cè)定此時(shí)的正向壓降Vf1。

②開(kāi)關(guān)重新?lián)苤?，在同樣的加熱電壓下，使加熱電流IH2通過(guò)待測(cè)器件直至器件達(dá)到熱穩(wěn)定狀態(tài)后，迅速將開(kāi)關(guān)置于2，并在同樣測(cè)試電流IM下測(cè)定此時(shí)的正向壓降Vf2。

1.2 殼溫測(cè)量裝置

試驗(yàn)中將器件水平放置在冷卻基板上，并通過(guò)基板中部的熱偶進(jìn)行殼溫的精確測(cè)量，裝置示意圖如圖5所示。為了保證測(cè)量的精確性，將基板與循環(huán)水冷冷卻裝置連接在一起，該裝置可以實(shí)現(xiàn)對(duì)管殼溫度的精確控制，保證測(cè)量過(guò)程中殼溫的恒定。與此同時(shí)，儀器上部的壓力槍以及導(dǎo)熱硅脂的使用進(jìn)一步增強(qiáng)了管殼與基板間的接觸，良好的接觸不僅有效的減小了界面間的接觸熱阻，而且促進(jìn)了熱量的良好傳導(dǎo)。

圖5 裝置示意圖

2 試驗(yàn)內(nèi)容與結(jié)果

試驗(yàn)分別選取了TO-39和TO-254型金屬封裝、編號(hào)為A315及A071的功率VDMOS器件，對(duì)它們?cè)诓煌纳⒐β屎铜h(huán)境溫度下的熱阻測(cè)試結(jié)果進(jìn)行了研究。

2.1 耗散功率的影響

試驗(yàn)中將電壓恒定，通過(guò)改變電流來(lái)調(diào)節(jié)耗散功率大小。兩種封裝器件的測(cè)試條件及結(jié)果見(jiàn)表 1、表 2。

表1 測(cè)試條件

表2 不同輸入電流下的結(jié)溫與熱阻值

圖6是兩種器件熱阻值隨電流的變化趨勢(shì)圖。圖中可見(jiàn)，他們的熱阻值均隨輸入電流的增大而增大。A315在200 mA～1 100 mA時(shí)熱阻值從4.859℃/W增加到5.111℃/W;A071在0.6 A～5.5 A時(shí)熱阻值從0.431℃/W增加至0.478℃/W。這種變化主要?dú)w結(jié)于電流擁擠現(xiàn)象和由于溫度上升而導(dǎo)致的器件內(nèi)部材料導(dǎo)熱系數(shù)的變化。早先的一些研究已經(jīng)表明，半導(dǎo)體器件在高電流密度下會(huì)發(fā)生電流擁擠［7-9］。Siegal［10］的研究認(rèn)為，電流擁擠現(xiàn)象會(huì)導(dǎo)致器件的有效傳熱面積減少，而熱阻值與傳熱面積存在反比關(guān)系，因而熱阻值增大。此外，一些研究表明器件內(nèi)部材料的導(dǎo)熱系數(shù)會(huì)隨著溫度的變化而變化。D.Kotchetkov［11］等人發(fā)現(xiàn)，當(dāng)溫度從25℃升高至125℃時(shí)，GaN的導(dǎo)熱系數(shù)從2.0 W/cmK減小到 1.6 W/cmK;同樣，A.Christensen［12］的團(tuán)隊(duì)也發(fā)現(xiàn)，當(dāng)溫度從25℃增至175℃時(shí)，GaN的導(dǎo)熱系數(shù)從2.50W/cmK降至1.75 W/cmK;而對(duì)于Si材料，當(dāng)溫度從25℃上升至125℃時(shí)，導(dǎo)熱系數(shù)會(huì)從1.56 W/cmK下降至1.05 W/cmK。由此可見(jiàn)，結(jié)溫的上升會(huì)導(dǎo)致材料導(dǎo)熱系數(shù)的下降，反過(guò)來(lái)，材料導(dǎo)熱系數(shù)的不斷下降又會(huì)影響器件的熱傳導(dǎo)，從而進(jìn)一步使結(jié)溫升高，若控制不善，甚至?xí)纬蓯盒匝h(huán)而燒毀器件?？梢?jiàn)，材料的導(dǎo)熱系數(shù)變化是熱阻值變化的另一個(gè)重要因素(熱阻值與導(dǎo)熱系數(shù)成反比)。此外，也有研究表明熱界面材料也會(huì)隨溫度的變化而改變［13］，當(dāng)溫度升高時(shí)，VDMOS器件各結(jié)構(gòu)層之間的失配度及熱界面材料的性能會(huì)發(fā)生變化，從而導(dǎo)致器件溫度升高，熱阻增大。

圖6 熱阻隨輸入電流變化趨勢(shì)圖

2.2 環(huán)境溫度的影響

試驗(yàn)中采用循環(huán)水冷冷卻裝置實(shí)現(xiàn)對(duì)溫度的精確控制。在相同的測(cè)試條件下，選取了18℃、29℃、37℃三個(gè)環(huán)境溫度節(jié)點(diǎn)對(duì)兩種器件進(jìn)行了研究，結(jié)果如圖7、圖8所示。

圖7 結(jié)溫隨電流在不同環(huán)境溫度下的變化圖

圖8 熱阻值隨電流在不同環(huán)境溫度下的變化圖

圖中可見(jiàn)，相同驅(qū)動(dòng)電流下，兩種器件的結(jié)溫和熱阻值均隨環(huán)境溫度的升高而增加。以A315器件為例，漏源電壓恒定在12 V，驅(qū)動(dòng)電流為800 mA時(shí)，器件在18℃、29℃、37℃ 3個(gè)環(huán)境溫度節(jié)點(diǎn)的結(jié)溫分別為83.7℃、94.6℃、102.3℃。對(duì)于功率器件，考慮到器件的連續(xù)工作溫度范圍以及壽命、性能等方面的因素，通常熱阻測(cè)試時(shí)結(jié)溫上限不超過(guò)125℃。也就是說(shuō)，在結(jié)溫的允許范圍內(nèi)，將器件加熱到相同參考結(jié)溫時(shí)，較低的環(huán)境溫度下器件可以輸出較大的功率，而較高的環(huán)境溫度則會(huì)限制器件的最大輸出功率，嚴(yán)重影響器件性能。同時(shí)，較高的環(huán)境溫度也會(huì)導(dǎo)致器件失效率的提高，圖9所示為功率器件失效率與結(jié)溫的關(guān)系圖。

圖9 功率器件失效率與結(jié)溫的關(guān)系曲線

環(huán)境溫度對(duì)熱阻值的影響主要有兩個(gè)方面:一方面隨著環(huán)境溫度的升高，器件內(nèi)部各材料的導(dǎo)熱系數(shù)不斷變小，導(dǎo)致熱阻值逐漸增大;另一方面，較高的環(huán)境溫度也會(huì)使器件的散熱效果變差，導(dǎo)致內(nèi)部熱量不能及時(shí)疏導(dǎo)從而造成熱量的積累，進(jìn)而增大了熱阻測(cè)試結(jié)果。

3 結(jié)論

本文運(yùn)用電學(xué)測(cè)試法原理，著重研究了耗散功率和環(huán)境溫度變化對(duì)功率VDMOS穩(wěn)態(tài)熱阻值的影響。研究表明，器件熱阻值并不是一個(gè)固定不變的量。隨著耗散功率增大，由于電流擁擠效應(yīng)的產(chǎn)生以及材料導(dǎo)熱系數(shù)的不斷減小，會(huì)導(dǎo)致器件熱阻值逐漸變大;而環(huán)境溫度升高同樣會(huì)引起熱阻值增大，并在很大程度上限制器件的最大輸出功率，影響器件性能，而當(dāng)溫度升高至一定程度時(shí)，甚至?xí)霈F(xiàn)器件的工作失效。該研究旨在加深對(duì)功率VDMOS器件熱阻理論的全面認(rèn)識(shí)，為實(shí)際工作中器件的熱特性評(píng)估提供了可靠的參考依據(jù)。

［1］屈坤，淮永進(jìn)，劉建朝.低壓VDMOSFET元胞尺寸設(shè)計(jì)［J］.微電子學(xué)與計(jì)算機(jī)，2007，24(12):77-79.

［2］SJ/T 2355—2005，半導(dǎo)體發(fā)光器件測(cè)試方法［S］.

［3］Blackburn D L，Berning D W.Power MOSFET Temperature Measurements［C］//IEEE PESC’82，Cambridge，MA，1982:14-17.

［4］施敏.半導(dǎo)體器件物理［M］.黃振崗，譯.電子工業(yè)出版社，1987.

［5］Keppens A，Ryckaert W R，Deconinck G，et al.High Power Light-Emitting Diode Junction Temperature Determination from Current-Voltage Characteristics［J］.Journal Of Applied Physics，2008，104:093104.

［6］JESD51-14.Transient Dual Interface Test Method for the Measurement of the Thermal Resistance Junction to Case of Semiconductor Devices with Heat Flow Trough a Single Path［S］.2010.

［7］Fischer A J，Allerman A A，Crawford M H，et al.Room-Temperature Direct Current Operation of 290 nm Light-Emitting Diodes with Milliwatt Power Levels［J］.Applied Physics Letters，2004，84:3394-3396.

［8］Shatalov M，Chitnis A，Yadav P，et al.Thermal Analysis of Flip-Chip Packaged 280 nm Nitride-Based Deep Ultraviolet Light-Emitting Diodes［J］.Applied Physics Letters，2005，86:201109.

［9］Thompson G H B.Physics of Semiconductor Laser Devices［M］.John Wiley and Sons，1980:307.

［10］Siegal B S.Factors Affecting Semiconductor Device Thermal Resistance Measurements［C］//Semiconductor Thermal and Temperature Measurement Symposium，SEMI-THERM IV.，F(xiàn)ourth Annual IEEE，1988:12-18.

［11］Kotchetkov D，Zou J，Balandin A A，et al.Effect of Dislocations on Thermal Conductivity of GaN layers［J］.Applied Physics Letters，2001，79:4316-4318.

［12］Christensen A，Nicol D，F(xiàn)erguson I，et al.Thermal Design Considerations in the Packaging of GaN Based Light Emitting Diodes［C］//Fifth International Conference on Solid State Lighting，Proceedings of SPIE 5941，2006:594118.

［13］Zhang Y，Xiao A，McVey J.Advanced Thermal Interface Material［C］//Advanced Electronic Packaging，eds.V.P.Atluri，S.Sharan，C-P Wong，and D.Frear，Materials Research Society Symposium.Proceedings 968，0968-V05-10(2007).