雙核超高壓線路微機(jī)保護(hù)裝置的研究

王惠中 孫晨宇

(蘭州理工大學(xué)電氣工程與信息工程學(xué)院，甘肅 蘭州 730050)

0 引言

當(dāng)前，隨著智能電網(wǎng)的建設(shè)，我國大規(guī)模超(特)高壓輸電線路已經(jīng)投入運(yùn)行。作為骨干網(wǎng)架，超(特)高壓線路輸送容量大、對穩(wěn)定性要求極高，因此，當(dāng)線路故障時(shí)，要求繼電保護(hù)能在極短時(shí)間內(nèi)發(fā)現(xiàn)并切除故障。

目前，超高壓輸電線路上廣泛采用的是反映故障時(shí)工頻電氣量變化的微機(jī)保護(hù)裝置。超(特)高壓線路存在線路電壓高、線路充電電容大、時(shí)間常數(shù)大、常規(guī)電流差動(dòng)保護(hù)以及距離保護(hù)整定困難等問題。

小波分析是奇異性檢測的有效工具。基于小波分析的行波差動(dòng)可以利用故障行波波頭信息快速檢測到故障而不受充電電容、過渡電阻以及系統(tǒng)振蕩的影響[1]。但是，小波分析運(yùn)算較復(fù)雜，傳統(tǒng)的DSP處理器仍然不能以極快的速度得到高精度的計(jì)算結(jié)果，難以發(fā)揮行波保護(hù)的速動(dòng)性優(yōu)勢?，F(xiàn)場可編程門陣列(field programmable gate array，F(xiàn)PGA)具有現(xiàn)場可編程、信號(hào)并行處理的優(yōu)點(diǎn)。基于FPGA的離散小波變換具有耗時(shí)短、功耗低等特點(diǎn)[2]。

1 超高壓輸電線路故障特征

超高壓輸電線路采用并聯(lián)電抗器來補(bǔ)償分布電容的影響，以防止線路過電壓，并且線路還包含串補(bǔ)電容，以縮短線路的電氣距離。由于輸電線路受參數(shù)分布特性、弧光故障、母線分布電容等的影響，超高壓長距離輸電線路故障時(shí)，除了包含工頻信息外，還會(huì)包含相當(dāng)寬頻帶的高頻暫態(tài)分量和非周期分量。這些高頻暫態(tài)分量包含了諸如故障方向、類型及持續(xù)時(shí)間等故障信息。受線路參數(shù)及故障工況的影響，故障電壓初始角會(huì)顯著影響各分量的幅值，但不會(huì)影響分量的頻率和衰減時(shí)間常數(shù)[3]。因此，可以利用故障產(chǎn)生的高頻行波來構(gòu)成保護(hù)，用以判別線路故障位置以及類型。超高壓輸電線路發(fā)生故障后產(chǎn)生的暫態(tài)行波信號(hào)頻譜范圍為1～1 000 kHz。

目前，我國超高壓線路全線速動(dòng)主保護(hù)的動(dòng)作時(shí)間大約為25 ms，而采用基于小波分析技術(shù)的超高壓輸電線路行波保護(hù)理論動(dòng)作時(shí)間小于10 ms，這將大大縮短保護(hù)的動(dòng)作時(shí)間。因此，行波保護(hù)越來越受到研究人員的青睞[4]。

2 行波保護(hù)原理

當(dāng)輸電線路發(fā)生故障時(shí)，由于輸電線路的分布參數(shù)特性，會(huì)在線路兩端產(chǎn)生以接近光速傳播的暫態(tài)電壓行波和電流行波，其示意圖如圖1所示。

圖1 故障行波示意圖Fig.1 Schematic diagram of fault traveling wave

忽略導(dǎo)線能量損耗，則分布參數(shù)存在如下關(guān)系：

式中：L為線路的單位長度電感，H;C為線路的單位長度對地電容，F(xiàn);u為線路上的電壓，V;i為線路流過的電流，A;x為線路上距離起始點(diǎn)的位置，m;t為傳播時(shí)間，s。將式(1)變換后得到如下波動(dòng)方程：

式(2)的達(dá)朗貝爾解為：

輸電線路故障行波的重要特征就是波德折射與反射。當(dāng)行波沿導(dǎo)線運(yùn)動(dòng)時(shí)，如果線路的波阻抗在某一點(diǎn)突然發(fā)生改變，那么在該點(diǎn)將發(fā)生波的反射與折射。行波保護(hù)就是利用波動(dòng)方程及波的反射、折射實(shí)現(xiàn)的超高速保護(hù)，它利用故障初期產(chǎn)生的行波電壓、電流信息，檢測出故障，可以實(shí)現(xiàn)線路超高速保護(hù)[5]。

3 故障信號(hào)的小波分析

高壓輸電線路發(fā)生故障后的行波初始波頭、故障點(diǎn)反射波、母線端反射波在到達(dá)保護(hù)裝置檢測點(diǎn)時(shí)表現(xiàn)為明顯的奇異性。奇異性包含故障的發(fā)生地點(diǎn)、方向、極性和幅值等信息，這些信息能否準(zhǔn)確提取直接關(guān)系到微機(jī)保護(hù)裝置的動(dòng)作性能。

線路故障產(chǎn)生的行波是一種非平穩(wěn)變化的高頻信號(hào)，小波變換最大的特點(diǎn)就是具有良好的時(shí)頻局部化能力，能夠從時(shí)域和頻域描述奇異信號(hào)的每一個(gè)細(xì)節(jié)，非常適合非平穩(wěn)變化的信號(hào)分析，因此，小波變換成為分析行波較為有效的數(shù)學(xué)工具。小波變換可以實(shí)現(xiàn)信號(hào)的無重疊分解，非常適合暫態(tài)行波信號(hào)的奇異性檢測[6－7]。

4 裝置的硬件設(shè)計(jì)

微機(jī)保護(hù)裝置的硬件結(jié)構(gòu)如圖2所示。信號(hào)經(jīng)互感器采集后送入微機(jī)保護(hù)裝置內(nèi)部，硬件結(jié)構(gòu)包含信號(hào)調(diào)理模塊、FPGA信號(hào)處理模塊以及ARM核心處理器模塊3大模塊。

圖2 裝置硬件結(jié)構(gòu)圖Fig.2 Hardware structure of device

4.1 信號(hào)調(diào)理

行波信號(hào)的有效提取是實(shí)現(xiàn)行波保護(hù)的前提，而行波信號(hào)能否獲取依賴于互感器能否正確地傳遞高頻暫態(tài)量。實(shí)踐表明，電容式電壓互感器可以有效傳遞700 kHz高頻信號(hào)的幅值信息，電磁式電流互感器可以有效傳遞500 kHz以下的高頻信號(hào)的幅值信息。本系統(tǒng)提取1～500 kHz的高頻信號(hào)，因此可以使用傳統(tǒng)互感器對高頻信號(hào)進(jìn)行有效提取。

信號(hào)調(diào)理電路[7]完成信號(hào)的電平匹配、信號(hào)放大、初級濾波、采樣保持以及A/D轉(zhuǎn)換。高頻行波分量較工頻量小，容易被湮沒，初級濾波將信號(hào)中的工頻信號(hào)濾除。

根據(jù)采樣定理，如果隨時(shí)間變化的模擬信號(hào)最高頻率為fmax，采樣頻率滿足fs≥fmax即可恢復(fù)原始信號(hào)，則A/D采樣頻率不低于1 MHz，實(shí)際中使用的頻率約為3～5倍。本次設(shè)計(jì)共采集6路模擬信號(hào)，分別為三相電壓、電流。為了簡化電路設(shè)計(jì)，采用兩片具有最高6 MHz采樣率的高速A/D轉(zhuǎn)換器THS1206。該芯片具有4個(gè)模擬通道的12位A/D轉(zhuǎn)換器，可以通過編程對模擬通道進(jìn)行選擇采樣或循環(huán)采樣，并對提取的高頻信號(hào)進(jìn)行精確轉(zhuǎn)換。

4.2 FPGA 模塊

FPGA具有現(xiàn)場可編程、低功耗、設(shè)計(jì)靈活、可以實(shí)現(xiàn)并行運(yùn)算等優(yōu)點(diǎn)，被逐步應(yīng)用于實(shí)時(shí)信號(hào)處理中。本系統(tǒng)采用ALTERA公司的高性能、低成本Cyclone II系列EP2C20F484C8的FPGA芯片。該芯片內(nèi)部包含大量的可編程邏輯單元以及獨(dú)立的硬件乘法器，其豐富的片上資源可完全滿足設(shè)計(jì)要求。

在FPGA處理器內(nèi)部搭建NIOS II/f軟核處理器，控制A/D采樣以及各個(gè)外設(shè)模塊，內(nèi)部設(shè)置FIFO緩存，存放運(yùn)算結(jié)果。由于在處理過程中產(chǎn)生大量的中間數(shù)據(jù)，為實(shí)現(xiàn)快速存取，片外擴(kuò)展SRAM存儲(chǔ)器。采用DSP Builder/Simulink開發(fā)環(huán)境設(shè)計(jì)db3小波算法模塊作為NIOS II處理器自定義外設(shè)，采用定制指令模式，即采用一條指令可以實(shí)現(xiàn)一次小波運(yùn)算。采用DSP Builder設(shè)計(jì)算法模塊，可以充分利用Matlab中Simulink系統(tǒng)建模的優(yōu)勢，大大簡化了FPGA的設(shè)計(jì)難度[8－10]。算法模塊采用流水線方式設(shè)計(jì)，并且通過邏輯復(fù)制實(shí)現(xiàn)多通道并行計(jì)算。該模塊優(yōu)于傳統(tǒng)DSP處理器，可大大提高小波分析的速度。

4.3 ARM 模塊

ARM處理器為系統(tǒng)的控制中心，裝置選用S3C2440A(ARM920T系列)芯片作為主處理器。S3C2440最高頻率達(dá)400 MHz，是低成本、低功耗、高性能處理器，被廣泛應(yīng)用于工業(yè)控制領(lǐng)域[9]。

ARM控制器模塊包括片外容量為8 MB SDRAM動(dòng)態(tài)存儲(chǔ)器，用來存放運(yùn)行程序、數(shù)據(jù)，2 MB Flash存儲(chǔ)器，用來存放原始程序，磁盤存儲(chǔ)器，用來存放歷史運(yùn)行數(shù)據(jù)。此外，ARM模塊還包括JTAG調(diào)試模塊、復(fù)位模塊、通信接口模塊、人機(jī)交互模塊以及開關(guān)量輸入輸出模塊。

人機(jī)交互模塊是管理員與微機(jī)保護(hù)裝置進(jìn)行對話的界面，主要部件為液晶屏、鍵盤、USB接口。液晶屏顯示保護(hù)運(yùn)行狀況、系統(tǒng)實(shí)時(shí)運(yùn)行狀態(tài)參量，鍵盤用來完成對裝置的設(shè)定。USB接口可以連接打印機(jī)或外接通用的USB存儲(chǔ)設(shè)備，完成對故障信息的打印、拷貝。

通信模塊應(yīng)嚴(yán)格按照變電站自動(dòng)化通信規(guī)約IEC 61850設(shè)計(jì)，通信接口為RS-232/485接口、以太網(wǎng)接口以及無線通信接口。裝置通過以太網(wǎng)與站控中心互聯(lián)，將保護(hù)裝置的運(yùn)行狀態(tài)以及線路故障信息向控制中心發(fā)送，并且接受站控中心與調(diào)度中心的指令，實(shí)現(xiàn)全站的數(shù)據(jù)共享以及站控中心或調(diào)度中心對裝置的遙測、遙信、遙控、遙調(diào)(遠(yuǎn)動(dòng)功能)。RS-232接口用于對裝置的調(diào)試，RS-485接口用于對裝置進(jìn)行GPS對時(shí)以及遠(yuǎn)程通信。無線通信模塊采用冗余模塊設(shè)計(jì)，防止常規(guī)通信線路因自然災(zāi)害等損壞而造成保護(hù)裝置無法遠(yuǎn)程通信，方便裝置的升級。

開關(guān)量輸入輸出模塊包括輸入與輸出兩個(gè)部分，輸入部分負(fù)責(zé)采集斷路器、隔離刀閘的狀態(tài)信息以及裝置特定功能開關(guān)的開閉信息;輸出部分負(fù)責(zé)報(bào)警信號(hào)輸出、控制出口繼電器，完成保護(hù)執(zhí)行。

4.4 FPGA與ARM模塊通信

FPGA與ARM的通信包括實(shí)時(shí)信號(hào)的傳輸與ARM對FPGA的在線配置兩部分。

4.4.1 ARM與FPGA實(shí)時(shí)數(shù)據(jù)的通信

FPGA內(nèi)部時(shí)鐘與ARM不同步，在本次設(shè)計(jì)中，ARM與FPGA的接口采用總線存儲(chǔ)方式，將FPGA直接連接在ARM芯片的外圍總線(advanced peripheral bus，APB)存儲(chǔ)總線上，即將FPGA映射成為ARM外設(shè)存儲(chǔ)器的一部分。ARM處理器通過存儲(chǔ)器指令訪問FPGA，進(jìn)行數(shù)據(jù)、控制信號(hào)的傳輸，并且接受FPGA的中斷請求信號(hào)。試驗(yàn)表明，這種連接方式方式穩(wěn)定性較好[10]。

4.4.2 ARM 在線配置 FPGA

ALTERA公司Cyclone II系列FPGA是基于SRAM LUT的配置結(jié)構(gòu)，掉電易失，因此在系統(tǒng)上電時(shí)必須重新配置。為了節(jié)約成本、簡化硬件設(shè)計(jì)并且方便遠(yuǎn)程升級，設(shè)計(jì)中采用ARM處理器在線配置FPGA芯片。

基于ARM在線配置FPGA共有PS(被動(dòng)串行)、PPS(被動(dòng)并行同步)、PPA(被動(dòng)并行異步)、PSA(被動(dòng)串行異步)和JTAG等5種方式。JTAG接口被廣泛應(yīng)用于芯片測試和配置等過程中。

ARM在線配置FPGA電路如圖3所示。

圖3 ARM在線配置FPGA電路Fig.3 Online configuration circuit from ARM to FPGA

圖3中，與 AS、PS配置方式相關(guān)的 nCONFIG、MSEL0和MSEL1引腳全部接地，而將nCONFIG引腳置為高電平。Data0和DCLK引腳可以任意配置，現(xiàn)將其全部接地。使用S3C2440A處理器的通用引腳GPB7、GPB8、GPB9、GPB10引腳分別作為 JTAG 接口的TDO、TMS、TDI和 TCK。

5 系統(tǒng)軟件設(shè)計(jì)

本裝置軟件系統(tǒng)包括FPGA和ARM兩大部分。其中，F(xiàn)PGA負(fù)責(zé)采樣控制與信號(hào)處理，ARM完成故障判別、保護(hù)執(zhí)行、后臺(tái)通信、人機(jī)交互、事件記錄等。

5.1 實(shí)時(shí)操作系統(tǒng)的引入

保護(hù)裝置運(yùn)行時(shí)處理任務(wù)十分繁雜，包括數(shù)據(jù)處理、后臺(tái)通信、人機(jī)交互、保護(hù)執(zhí)行、事件記錄等，而且都要求實(shí)時(shí)處理，因此，裝置的軟件設(shè)計(jì)是一件十分復(fù)雜的工作。

嵌入式實(shí)時(shí)操作系統(tǒng)(ROTS)的出現(xiàn)，為多任務(wù)的實(shí)時(shí)處理提供了解決方法，使軟件開發(fā)變得便捷高效。在微機(jī)保護(hù)中引入實(shí)時(shí)操作系統(tǒng)，還可以將保護(hù)算法的編寫與底層的驅(qū)動(dòng)開發(fā)分離，大大加快了保護(hù)裝置的開發(fā)速度。本次設(shè)計(jì)在ARM處理器中嵌入裁剪后的Linux操作系統(tǒng)，不僅可以提高ARM多任務(wù)處理的能力，而且簡化開發(fā)難度，可有效提高ARM處理器多任務(wù)執(zhí)行的效率。

5.2 ARM主程序設(shè)計(jì)

ARM模塊采用標(biāo)準(zhǔn)C語言編程，整個(gè)軟件分成系統(tǒng)監(jiān)控、保護(hù)子程序、通信管理、人機(jī)交互等幾個(gè)大模塊，每個(gè)大模塊又分成若干個(gè)功能子模塊。ARM主程序流程如圖4所示。

圖4 ARM主程序流程圖Fig.4 Flowchart of main program in ARM

5.3 FPGA模塊程序設(shè)計(jì)

FPGA模塊前端連接數(shù)據(jù)采集部分，后端與ARM處理器相連接，主要完成采樣控制、數(shù)據(jù)預(yù)處理功能，其中的NIOS II處理器作為芯片控制核心。FPGA程序流程如圖5所示。

圖5 FPGA模塊流程圖Fig.5 Flowchart of FPGA module

6 結(jié)束語

本文設(shè)計(jì)了新型的基于FPGA+ARM雙處理器平臺(tái)的行波保護(hù)裝置。該裝置在FPGA內(nèi)部采用邏輯電路搭建多通道并行計(jì)算的小波分析模塊，并且采用NIOS II處理器自定義指令的功能加速數(shù)據(jù)處理;ARM模塊作為控制核心，引入嵌入式實(shí)時(shí)操作系統(tǒng)實(shí)現(xiàn)多任務(wù)調(diào)度。雙核處理器分工明確、各取所長，解決了長久以來行波保護(hù)難以實(shí)現(xiàn)的問題。FPGA具備現(xiàn)場可編程功能，這不但為以后的升級提供了方便，而且還為目前大量超高壓特高壓線路實(shí)現(xiàn)保護(hù)的超高速動(dòng)作提供了理想的解決方案。

[1]蘇斌，董新洲，孫元章.基于小波變換的行波差動(dòng)保護(hù)[J].電力系統(tǒng)自動(dòng)化，2004，28(18)：25 －29.

[2]文智波.FPGA與DSP在小波變換應(yīng)用中的對比研究[J].儀表技術(shù)，2011(5)：62 －65.

[3]符玲，何正友，錢清泉.超高壓輸電線路的故障暫態(tài)特征提取及故障類型判斷[J].中國電機(jī)工程學(xué)報(bào)，2010，30(22)：100 －106.

[4]張保會(huì)，郝志國.智能電網(wǎng)繼電保護(hù)研究的進(jìn)展(一)——故障甄別新原理[J].電力自動(dòng)化設(shè)備，2010，30(1)：1 －6.

[5]鄒貴彬，高厚磊.輸電線路行波保護(hù)原理與研究現(xiàn)狀[J].繼電器，2007，35(20)：1 －6.

[6]葛耀中.新型繼電保護(hù)和故障測距的原理與技術(shù)[M].2版.西安：西安交通大學(xué)出版社，2007：190 －197.

[7]張勝祥，張保會(huì)，段建東.暫態(tài)量保護(hù)開發(fā)平臺(tái)的研究[J].繼電器，2004，32(15)：34 －38.

[8]李杰，王愛民，董利科.基于DSP Builder的電壓閃變測量的數(shù)字化設(shè)計(jì)[J].電力系統(tǒng)保護(hù)與控制，2010，38(19)：190 －194.

[9]舒雙寶，羅家融，王勤湧，孫濱璇.基于DSP和ARM便攜式電能質(zhì)量監(jiān)測系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J].電力系統(tǒng)保護(hù)與控制，2010，38(24)：185 －189.

[10]朱曉鵬，肖鐵軍，趙蕙.ARM+FPGA的實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J].計(jì)算機(jī)工程與設(shè)計(jì)，2009，30(13)：3088－3090.