一種集成電路測(cè)試用程控信號(hào)源的設(shè)計(jì)

王 鑫， 李力軍

（北京自動(dòng)測(cè)試技術(shù)研究所，100088）

0 引言

隨著電路設(shè)計(jì)的不斷發(fā)展，集成電路測(cè)試對(duì)保證電路可靠性的作用日益增加。集成電路測(cè)試不僅對(duì)確保電路的可靠性有重要作用，而且可以降低電路與系統(tǒng)的制造成本。這就對(duì)集成電路測(cè)試系統(tǒng)的功能和技術(shù)指標(biāo)提出了更高的要求。

在以往的測(cè)試中，一般只關(guān)心器件的直流參數(shù)，對(duì)于交流參數(shù)不進(jìn)行測(cè)試。但隨著電路集成度的提高，運(yùn)行速度的加快，系統(tǒng)整機(jī)對(duì)于芯片在動(dòng)態(tài)條件下的運(yùn)行也提出了更高的要求。這就要求芯片在生產(chǎn)時(shí)對(duì)于交流參數(shù)進(jìn)行測(cè)試。

近些年來(lái)，基于DDS技術(shù)的信號(hào)發(fā)生器在正弦信號(hào)中的應(yīng)用變得日益廣泛。與以往的射頻信號(hào)源、鎖相信號(hào)源和模擬頻率合成信號(hào)源相比較，它頻率分辨率高，范圍寬。并且其體積小、功耗低、而且易于程序控制。目前在工程應(yīng)用領(lǐng)域采用DDS技術(shù)的信號(hào)源大多集中在高頻，低壓小信號(hào)方面。所以將DDS技術(shù)應(yīng)用于自動(dòng)測(cè)試設(shè)備(Automatic Test Equipment，ATE)領(lǐng)域具有較大的理論意義和工程價(jià)值。

1 信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)

本文研究?jī)?nèi)容主要是為了對(duì)自主研發(fā)的國(guó)產(chǎn)模擬集成電路測(cè)試系統(tǒng)進(jìn)行完善。信號(hào)源將按照IC芯片手冊(cè)中各種交流參數(shù)的測(cè)試條件對(duì)芯片施加激勵(lì)信號(hào)，模擬芯片在實(shí)際使用中的環(huán)境，對(duì)芯片進(jìn)行測(cè)試，從而保證芯片的品質(zhì)達(dá)到規(guī)定要求，保證整機(jī)設(shè)備運(yùn)行的穩(wěn)定與安全，并為維修提供依據(jù)，信號(hào)源的功能要求與技術(shù)指標(biāo)如下：

（1）輸出波形：正弦波、方波

（2）交流源精度：±0.1% (FS)

（3）輸出頻率：0.1KHz～20MHz

（4）偏置電壓范圍：±10V，DAC分辨率為12位

圖1 信號(hào)源硬件設(shè)計(jì)框圖

（5）最大峰峰值：±10V

（6）輸出濾波器：LPF（低通濾波）(20KHz)或LPF(100KHz)

信號(hào)源的硬件設(shè)計(jì)：

信號(hào)源在硬件上主要有以下幾個(gè)部分組成：FPGA控制模塊、DDS信號(hào)發(fā)生模塊、幅度調(diào)節(jié)模塊、濾波模塊以及驅(qū)動(dòng)模塊組成，具體硬件設(shè)計(jì)框圖如圖1所示。

系統(tǒng)采用電腦上位機(jī)控制結(jié)構(gòu)，通過(guò)計(jì)算機(jī)的PCI插槽，由專(zhuān)用的PCI接口芯片向系統(tǒng)接口板發(fā)送命令，接口板接到命令后再經(jīng)由系統(tǒng)總線協(xié)議把上位機(jī)命令轉(zhuǎn)換成系統(tǒng)總線中的控制命令，并向信號(hào)源功能板發(fā)送命令，功能板的可編程邏輯控制器（FPGA），在接到總線發(fā)來(lái)的控制命令后，將相關(guān)控制字寫(xiě)入DDS芯片對(duì)應(yīng)的寄存器端口，DDS信號(hào)發(fā)生模塊是系統(tǒng)的核心部分，產(chǎn)生的信號(hào)通過(guò)幅度調(diào)節(jié)、功率放大后就得到了所需激勵(lì)信號(hào)。

1.1 DDS信號(hào)發(fā)生模塊設(shè)計(jì)

DDS模塊是整個(gè)信號(hào)源系統(tǒng)的核心部分。硬件結(jié)構(gòu)主要由接口電路、譯碼控制電路、以及隔直放大電路組成。

本信號(hào)發(fā)生模塊是圍繞AD9850為核心設(shè)計(jì)的，AD9850是AD公司生產(chǎn)的最高時(shí)鐘為125MHz、采用先進(jìn)的CMOS技術(shù)的直接頻率合成器，主要由可編程DDS系統(tǒng)、高性能模數(shù)變換器（DAC）和高速比較器三部分構(gòu)成，能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成。

AD9850內(nèi)含可編程DDS 系統(tǒng)和高速比較器，可實(shí)現(xiàn)全數(shù)字編程控制的頻率合成。可編程DDS系統(tǒng)的核心是相位累加器，由一個(gè)加法器和一個(gè)N位相位寄存器組成，N一般為24～32。每來(lái)一個(gè)外部參考時(shí)鐘，相位寄存器便以步長(zhǎng)M遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢(xún)表地址上。正弦查詢(xún)表包含一個(gè)正弦波周期的數(shù)字幅度信息，每一個(gè)地址對(duì)應(yīng)正弦波中0°～360°范圍的一個(gè)相位點(diǎn)。查詢(xún)表把輸入地址的相位信息映射成正弦波幅度信號(hào)，然后驅(qū)動(dòng)DAC 輸出模擬量。相位寄存器每過(guò)2N/ M個(gè)外部參考時(shí)鐘后返回到初始狀態(tài)一次，相應(yīng)地正弦查詢(xún)表每經(jīng)過(guò)一個(gè)循環(huán)也回到初始位置，從而使整個(gè)DDS系統(tǒng)輸出一個(gè)正弦波。輸出的正弦波頻率fout=M*fc/ 2的N次方，fc為外部參考時(shí)鐘頻率。

AD9850采用32位的相位累加器將信號(hào)截?cái)喑?4位輸入到正弦查詢(xún)表，查詢(xún)表的輸出再被截?cái)喑?0位后輸入到DAC，DAC再輸出兩個(gè)互補(bǔ)的電流。DAC滿量程輸出電流通過(guò)一個(gè)外接電阻RSET調(diào)節(jié)，典型值3.9千歐。將DAC的輸出經(jīng)低通濾波后接到AD9850 內(nèi)部的高速比較器上即可直接輸出方波。在125MHz的時(shí)鐘下,32位頻率控制字可使AD9850輸出頻率分辨率達(dá)0.0291Hz 。

為減少軟件開(kāi)銷(xiāo)，提高系統(tǒng)可靠性應(yīng)用，采用FPGA來(lái)完成各芯片的地址譯碼和控制信號(hào)的編譯，增加電路的可靠性，減小整個(gè)系統(tǒng)的體積。DDS信號(hào)發(fā)生模塊的硬件框圖如圖2所示。

圖2 DDS信號(hào)發(fā)生模塊的硬件框圖

1.2 幅度調(diào)節(jié)模塊

幅度調(diào)節(jié)模塊由高精度、高速乘法器AD734為核心設(shè)計(jì)的，AD734與同類(lèi)產(chǎn)品相比，具有直接除法模式，可以利用外部輸入電壓直接控制除法模式中的分母電壓，使用起來(lái)相當(dāng)靈活方便。AD734是一個(gè)高精度、高速四象限模擬乘法器/觸發(fā)器，其傳遞函數(shù)為W=XY/U+Z。具有以下特點(diǎn)：（1）高精度：0.1%的典型誤差。（2）高速：10MHz滿功率帶寬，450V/us的回轉(zhuǎn)率。（3）低失真：任意輸入信號(hào)的失真均為-80dB。（4）低噪聲：10Hz～20KHz，信噪比為94dB；10Hz～10MHz時(shí)，信噪比為70dB。（5）直接除法模式。（6）增益為100時(shí)，帶寬為2MHz。傳遞函數(shù)中Y和Z的電壓由數(shù)模轉(zhuǎn)換器AD5724提供，AD5724是四通道、12位、串行輸入、電壓型輸出數(shù)模轉(zhuǎn)換器。采用+4.5V至+16.5V雙電源供電。標(biāo)稱(chēng)滿量度輸出范圍可通過(guò)FPGA控制模塊向相應(yīng)的寄存器寫(xiě)入控制字來(lái)選擇，選項(xiàng)有+5V、+10 V、+10.8 V、±5 V、±10 V和±10.8 V。同時(shí)還內(nèi)置輸出放大器、基準(zhǔn)電壓緩沖器以及專(zhuān)有上電/省電控制電路。這些器件可保證單調(diào)性，最大積分非線性(INL)誤差為±16 LSB，噪聲很低，最大建立時(shí)間為10 us。AD5724采用串行接口，能夠以最高30 MHz的時(shí)鐘速率工作，并且與DSP和FPGA接口標(biāo)準(zhǔn)兼容。

在模塊中，AD5724由FPGA控制模塊發(fā)出的串行數(shù)據(jù)控制，輸出相應(yīng)的電壓值，滿量程范圍±10 V，與DDS信號(hào)發(fā)生模塊輸出的原始信號(hào)一起通過(guò)AD734比較后得到了幅值可調(diào)、頻率相位可調(diào)的正弦信號(hào)。再通過(guò)程控低通濾波器，就得到了低噪聲、低失真的激勵(lì)信號(hào)。但此時(shí)的信號(hào)沒(méi)有驅(qū)動(dòng)能力，想要作為真正的測(cè)試信號(hào)，還要通過(guò)驅(qū)動(dòng)模塊，進(jìn)行功率放大。幅度調(diào)節(jié)模塊硬件設(shè)計(jì)如圖3所示。

圖3 幅度調(diào)節(jié)模塊硬件設(shè)計(jì)框圖

1.3 驅(qū)動(dòng)模塊的設(shè)計(jì)

功率放大電路主要將前面模塊提供的初級(jí)信號(hào)再進(jìn)行功率放大，最后隔離輸出所需的測(cè)試信號(hào)。本驅(qū)動(dòng)模塊的核心是BUF634，它是一款高速、不放大（增益為一）、開(kāi)環(huán)緩沖器，在高速、高帶寬應(yīng)用中被廣泛推薦使用。BUF634具有以下特點(diǎn)：(1)高輸出電流：最高250mA，（2）高壓擺率：2000V/uS。(3)帶寬達(dá)到180MHz。（4）內(nèi)部過(guò)流保護(hù)。

2 信號(hào)源的校準(zhǔn)與測(cè)試數(shù)據(jù)

本信號(hào)源的軟件是整個(gè)模擬集成電路測(cè)試系統(tǒng)的系統(tǒng)軟件中的一部分，主要是由信號(hào)源的校準(zhǔn)和用戶測(cè)試程序兩部分組成。系統(tǒng)所有的信號(hào)源和測(cè)量單元都要通過(guò)標(biāo)準(zhǔn)的數(shù)字電壓表來(lái)校準(zhǔn)，以達(dá)到系統(tǒng)設(shè)計(jì)要求的精度指標(biāo)，還要有專(zhuān)門(mén)的檢測(cè)機(jī)構(gòu)進(jìn)行計(jì)量。

本系統(tǒng)的校準(zhǔn)是通過(guò)一塊外接的高精度數(shù)字電壓表KEITHLEY2000（六位半）來(lái)完成的，系統(tǒng)可以通過(guò)接口板模擬GPIB協(xié)議來(lái)控制電壓表的測(cè)量與回讀，操作人員只要裝上系統(tǒng)的自檢板，把電壓表表筆固定在相應(yīng)位置，接上GPIB連接排線，就可以在上位機(jī)的校準(zhǔn)界面中點(diǎn)擊“校準(zhǔn)”按鍵來(lái)自動(dòng)完成校準(zhǔn)過(guò)程。信號(hào)源的校準(zhǔn)原理是通過(guò)系統(tǒng)的自檢板，把交流信號(hào)施加在精度為千分之一的電阻上，再由KEITHLEY2000數(shù)字電壓表（六位半）回讀，就得到實(shí)際施加出的電壓值，再與理論值進(jìn)行比較，得到差值，再通過(guò)系統(tǒng)中的一套線性補(bǔ)償算法，把差值補(bǔ)到原始的DA設(shè)置值中，這樣校準(zhǔn)后的信號(hào)就能達(dá)到設(shè)計(jì)的精度要求。表1中是校準(zhǔn)后的數(shù)據(jù)。

表1 信號(hào)源校準(zhǔn)數(shù)據(jù)

以上就完成了信號(hào)源的全部設(shè)計(jì)，圖4分別顯示了峰峰值為1V、5V和10V頻率在1KHz的實(shí)驗(yàn)波形，從圖4可以看出，信號(hào)源具有工作穩(wěn)定、頻率精確度高、幅值調(diào)節(jié)方便等優(yōu)點(diǎn)，并成功應(yīng)用于實(shí)際的測(cè)試工作中。

圖4 實(shí)驗(yàn)波形

3 信號(hào)源在實(shí)際測(cè)試中的應(yīng)用

本課題中研發(fā)的信號(hào)源最重要的是在實(shí)際中得到驗(yàn)證，也就是提供給用戶用來(lái)測(cè)試IC器件，用戶可以調(diào)用用戶層的函數(shù)，設(shè)置信號(hào)源的頻率、幅值、輸出模式，以達(dá)到IC芯片交流參數(shù)對(duì)于測(cè)試條件的要求。表2和表3分別是AD711和LM7805的測(cè)試數(shù)據(jù)，數(shù)據(jù)中的增益帶寬積(GBWP)、壓擺率（SR）和紋波抑制比（RR）參數(shù)就是在本信號(hào)源作為激勵(lì)源的條件下進(jìn)行測(cè)試得到的結(jié)果。表中的數(shù)據(jù)是同一個(gè)芯片分別測(cè)試三遍，從數(shù)據(jù)中可以看出，測(cè)試重復(fù)性很好，完全達(dá)到測(cè)試要求的精度。

表2 AD711測(cè)試數(shù)據(jù)

表3 LM7805測(cè)試數(shù)據(jù)

4 結(jié)束語(yǔ)

在實(shí)際應(yīng)用中，基于DDS技術(shù)的數(shù)字合成信號(hào)源與傳統(tǒng)測(cè)試模擬頻率合成信號(hào)源相比，具有明顯的優(yōu)勢(shì)。除了頻率分辨率高之外，還能在全數(shù)字模式控制，能夠?qū)敵鲱l率和相位進(jìn)行調(diào)整，更有利于實(shí)現(xiàn)信號(hào)的同步。目前，本文所設(shè)計(jì)的信號(hào)源已順利通過(guò)相關(guān)部門(mén)的計(jì)量。該信號(hào)源在實(shí)際的使用中，體現(xiàn)了良好的實(shí)用性與穩(wěn)定性，完全可以滿足各種測(cè)試環(huán)境的要求。同時(shí)，它使整個(gè)模擬集成測(cè)試系統(tǒng)具備了交流參數(shù)測(cè)試能力，使系統(tǒng)的全參數(shù)測(cè)試功能得到了完善。隨著數(shù)字技術(shù)的進(jìn)一步發(fā)展，DDS技術(shù)的不斷發(fā)展，基于DDS技術(shù)的模塊在實(shí)際應(yīng)用中也將日益受到重視。

[1]牛軍浩，李智.基于VXI總線的任意波形發(fā)生器模塊設(shè)計(jì)［J].計(jì)算機(jī)測(cè)量與控制，2007，15（01）：103－105.

[2]楊其華，張珂，等.基于DDS的多通道高頻大功率電源設(shè)計(jì)［J].儀器儀表學(xué)報(bào)，2006，27（5）：473－476.

[3]陳硯圃，杜貴等.基于DDS技術(shù)的精密電力儀表校準(zhǔn)源設(shè)計(jì)與實(shí)現(xiàn)［J].電測(cè)與儀表，2007，44（2）：33－36.

[4]王永濤，韓建牟.基于單片機(jī)與AD9852的信號(hào)源實(shí)際［J].電測(cè)與儀表，2006，（2）

[5]于勁松，李行善.下一代自動(dòng)測(cè)試系統(tǒng)體系結(jié)構(gòu)與關(guān)鍵技術(shù)［J].計(jì)算機(jī)測(cè)量與控制，2005，11（1）：1－3.

[6]張毅剛.自動(dòng)測(cè)試系統(tǒng)［M].哈爾濱：哈爾濱工業(yè)大學(xué)出版社，2001.

[7]時(shí)萬(wàn)春.現(xiàn)代集成電路測(cè)試技術(shù)［M].北京：化學(xué)工業(yè)出版社，2006.