100G以太網(wǎng)CGMII接口的電路設(shè)計(jì)

董乾 劉勇 趙賽

（東南大學(xué)無錫分校，江蘇無錫 214135）

摘 要：隨著云計(jì)算技術(shù)的發(fā)展，數(shù)據(jù)中心的規(guī)模和性能必須有很大提升，智能終端通信帶寬也必須相應(yīng)提高。100G以太網(wǎng)相對(duì)千兆以太網(wǎng)，數(shù)據(jù)位寬更大，時(shí)鐘頻率更高。因此，MII接口的設(shè)計(jì)和實(shí)現(xiàn)都面臨新的挑戰(zhàn)。本文主要研究100G以太網(wǎng)介質(zhì)無關(guān)接口（CGMII）的設(shè)計(jì)，完成根據(jù)協(xié)議規(guī)定在全雙工模式下的MAC幀數(shù)據(jù)類型的轉(zhuǎn)化，以及對(duì)鏈路故障的處理。

關(guān)鍵詞：以太網(wǎng)；100G；MAC；MII

中圖分類號(hào)：TP393 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-9599 （2013） 09-0000-04

隨著移動(dòng)互聯(lián)網(wǎng)、物流網(wǎng)技術(shù)的發(fā)展，應(yīng)用層和業(yè)務(wù)層也發(fā)生著變革[1]。高清、3D、超高清等視頻業(yè)務(wù)層出不窮，存儲(chǔ)、共享等數(shù)據(jù)類業(yè)務(wù)需求也呈快速增長(zhǎng)的趨勢(shì)，海量數(shù)據(jù)傳送的需求在日益增強(qiáng)。因此，進(jìn)行下一代高速以太網(wǎng)技術(shù)的研究非常必要[2][3]。最新發(fā)布的IEEE802.3ba協(xié)議的100G標(biāo)準(zhǔn)，在提高速率、增加帶寬的同時(shí)，能節(jié)約成本，降低功耗；為更高速的以太網(wǎng)應(yīng)用，鋪平了發(fā)展之路[4]。本文即研究基于IEEE802.3ba協(xié)議的100G以太網(wǎng)的介質(zhì)無關(guān)接口（100Gb/sMediaIndependentInterface，即CGMII）。

1 CGMII接口概述

CGMII接口以及RS子層處于MAC和PHY之間。圖1描述了RS子層和MII在OSI參考模型中的位置。

圖1 RS子層和MII在OSI參考模型中的位置

GMII接口是IEEE802.3ba規(guī)定的一種與介質(zhì)無關(guān)的接口。它提供獨(dú)立的64bits位寬的發(fā)送和接收數(shù)據(jù)通道，僅支持全雙工操作。CGMII接口是連接MAC子層與物理層之間的標(biāo)準(zhǔn)以太網(wǎng)接口，負(fù)責(zé)MAC和以太網(wǎng)PHY之間的通信。CGMII有三類信號(hào)：64bits數(shù)據(jù)信號(hào)（TXD<63：0>和RXD<63：0>），8bits控制信號(hào)（TXC<7：0>和RXC<7：0>）以及時(shí)鐘信號(hào)（TX_CLK和RX_CLK）[2][5]。

64bitsTXD/RXD和8bitsTXC/RXC信號(hào)輸入到8條數(shù)據(jù)通道，同方向的8條通道共用同一時(shí)鐘TX_CLK/RX_CLK，8條通道使用round-robin順序傳輸一個(gè)字節(jié)數(shù)據(jù)流。

CGMII數(shù)據(jù)包格式如下：

。

幀間距（inter-frame）是一個(gè)沒有幀數(shù)據(jù)活動(dòng)的區(qū)間。幀間距在終止控制字符（Terminatecontrolcharacter）之后開始傳輸，在開始控制字符（Startcontrolcharacter）之前結(jié)束。

前導(dǎo)碼（preamble）和幀首定界符（startofframedelimiter即Sfd）：前導(dǎo)碼在一個(gè)幀傳輸之前發(fā)送，其值如下：10101010，開始控制字符表示在CGMII上MAC數(shù)據(jù)傳輸?shù)拈_始。發(fā)送時(shí)，RS子層將前導(dǎo)碼的第一個(gè)字節(jié)轉(zhuǎn)換成開始控制字符；接收時(shí)，RS子層將開始控制字符轉(zhuǎn)換成前導(dǎo)碼的第一個(gè)字節(jié)。開始控制字符對(duì)齊在通道0上。緊接前導(dǎo)碼之后的是幀首定界符Sfd，其值為10101011。前導(dǎo)碼和Sfd從最左邊的bits位到最右邊的bits位進(jìn)行串行傳輸。前導(dǎo)碼和Sfd以字節(jié)按8個(gè)通道的順序有序地通道CGMII傳輸，如表1所示。

表1 前導(dǎo)碼和SFD傳輸圖

通道0 通道1 通道2 通道3 通道4 通道5 通道6 通道7

開始字符 10101010 10101010 10101010 10101010 10101010 10101010 10101011

數(shù)據(jù)（Data）：包括一系列的數(shù)據(jù)字節(jié)。

幀尾定界符（Endofframedelimiter即Efd）：對(duì)于發(fā)送數(shù)據(jù)流，在某通道上根據(jù)TXC信號(hào)以及終止控制字符編碼組成幀尾定界符，在接收數(shù)據(jù)流上情況相同。CGMII在任意8個(gè)通道中都能識(shí)別Efd。

2 CGMII設(shè)計(jì)

2.1 功能定義和總體結(jié)構(gòu)

2.1.1 功能定義

CGMII的邏輯控制信號(hào)和功能程序的設(shè)計(jì)都是為了使不同的介質(zhì)和收發(fā)器組合對(duì)于MAC子層沒有任何影響[3][6]。

本文涉及的以太網(wǎng)100GCGMII接口主要具有以下功能：

（1）支持IEEE802.3ba協(xié)議；

（2）支持100G工作速度；

（3）支持全雙工工作模式；

（4）支持鏈路故障處理。

2.1.2 內(nèi)部結(jié)構(gòu)劃分

以太網(wǎng)100GCGMII接口的設(shè)計(jì)是在IEEE802.3ba以太網(wǎng)協(xié)議的基礎(chǔ)上設(shè)計(jì)一個(gè)MAC層的介質(zhì)無關(guān)接口（CGMII）[7]，能夠在100G的速率下按照協(xié)議發(fā)送和接收PHY能夠統(tǒng)一識(shí)別的數(shù)據(jù)幀。發(fā)送時(shí)，在發(fā)送時(shí)鐘下通過CGMII接口將MAC子層發(fā)送相應(yīng)的數(shù)據(jù)幀發(fā)往物理層PHY，在CGMII發(fā)送模塊根據(jù)協(xié)議中的發(fā)送機(jī)制封裝數(shù)據(jù)。在接收時(shí)，從物理層PHY接收到幀，按照協(xié)議的接收機(jī)制在接收模塊中對(duì)幀進(jìn)行處理，再將幀發(fā)送到MAC子層中。在發(fā)送和接收時(shí)支持全雙工的工作模式，同時(shí)能夠進(jìn)行錯(cuò)誤和故障處理、鏈路故障處理。根據(jù)對(duì)CGMII功能的定義，將整個(gè)CGMII劃分為圖2所示的結(jié)構(gòu)框圖，主要模塊有：發(fā)送數(shù)據(jù)類型轉(zhuǎn)換模塊、接收數(shù)據(jù)類型轉(zhuǎn)換模塊、并行通道比率（8：10）轉(zhuǎn)換模塊、并行通道比率（10：8）轉(zhuǎn)換模塊[7][8]。

圖2 CGMII結(jié)構(gòu)框圖

2.2 發(fā)送數(shù)據(jù)類型轉(zhuǎn)換模塊

2.2.1 發(fā)送時(shí)序

TX_CLK是由PHY提供的參考時(shí)鐘，用于同步TXD<63：0>和TXC<7：0>以進(jìn)行數(shù)據(jù)發(fā)送和狀態(tài)

控制。TXC<7：0>信號(hào)表示CGMII中傳送的是數(shù)據(jù)或者控制字符，當(dāng)一個(gè)數(shù)據(jù)字節(jié)正在傳送，則相應(yīng)通道上的TXC信號(hào)為低電平；當(dāng)控制字符正在傳送，則相應(yīng)通道上的TXC信號(hào)為高電平。當(dāng)傳送前導(dǎo)碼的每個(gè)字節(jié)（除了第一個(gè)字節(jié)被開始控制字符所替換）時(shí)，TXC信號(hào)為低電平。發(fā)送時(shí)序圖如圖3所示。

圖3 發(fā)送時(shí)序圖

2.2.2 發(fā)送狀態(tài)機(jī)

CGMII_DATA：傳送數(shù)據(jù)狀態(tài)。當(dāng)從MAC傳入的DataValidBytes信號(hào)都為0時(shí)，表明無有效數(shù)據(jù)需要傳送，狀態(tài)機(jī)進(jìn)入IDLE狀態(tài)。根據(jù)每個(gè)CGMII的DataValidBytes信號(hào)，在幀傳輸結(jié)束后一個(gè)通道添加一個(gè)終止控制字符，其余的通道上傳輸空閑控制字符。本設(shè)計(jì)中有10個(gè)CGMII，在DATA狀態(tài)中會(huì)根據(jù)所有CGMII的DataValid信號(hào)來進(jìn)行數(shù)據(jù)處理。

CGMII_IDLE：空閑狀態(tài)。當(dāng)RS檢測(cè)到RemoteFault時(shí)，狀態(tài)機(jī)仍保持IDLE狀態(tài)，直到不再檢測(cè)到RemoteFault信號(hào)。當(dāng)開始傳輸來自MAC層的幀，狀態(tài)機(jī)進(jìn)入DATA狀態(tài)。

2.3 接收數(shù)據(jù)類型轉(zhuǎn)換模塊

2.3.1 接收時(shí)序

RX_CLK是由PHY提供的一個(gè)連續(xù)的時(shí)鐘信號(hào)，用于同步RXD<63：0>和RXC<7：0>信號(hào)。RXC<7：0>表明PHY正在向CGMII傳送的是恢復(fù)或解碼后的數(shù)據(jù)或者控制字符。RXC<7：0>為低電平表明接收的為數(shù)據(jù)，高電平表明為控制字符，同TXC<7：0>信號(hào)相同。接收時(shí)序類似于發(fā)送時(shí)序。

2.3.2 接收狀態(tài)機(jī)

CGMII_DATA：接收數(shù)據(jù)狀態(tài)。在DATA狀態(tài)檢測(cè)每個(gè)字節(jié)是否為錯(cuò)誤控制字符（Errorcontrolcharacters），并通過RXC控制信號(hào)來決定Eop信號(hào)的變化。當(dāng)某一個(gè)CGMII的Eop信號(hào)為高，則剩余的CGMII無有效數(shù)據(jù)傳輸。當(dāng)10個(gè)CGMII都沒有有效數(shù)據(jù)傳輸，則狀態(tài)機(jī)進(jìn)入IDLE狀態(tài)。

CGMII_IDLE：空閑狀態(tài)。當(dāng)PCS模塊輸入信號(hào)表明alignment功能完成，并檢測(cè)到第一個(gè)CGMII的第一個(gè)通道（通道0）的控制信號(hào)為1，數(shù)據(jù)信號(hào)為開始控制字符，則狀態(tài)機(jī)進(jìn)入接收數(shù)據(jù)狀態(tài)。如果不滿足以下條件，則狀態(tài)機(jī)繼續(xù)保持IDLE狀態(tài)。

2.3.3 鏈路故障處理

鏈路故障信號(hào)在本地RS和遠(yuǎn)程RS之間產(chǎn)生，鏈路故障信號(hào)由本地RS檢測(cè)到，則稱之為本地故障（LocalFault）。PHY能夠檢測(cè)到呈現(xiàn)不可靠的通信鏈路的故障。當(dāng)PHY子層顯示在數(shù)據(jù)通路上檢測(cè)到LocalFault并發(fā)送到RS子層，RS會(huì)停止發(fā)送MAC數(shù)據(jù)，然后在發(fā)送數(shù)據(jù)通路產(chǎn)生遠(yuǎn)程故障（RemoteFault）狀態(tài)。當(dāng)這個(gè)遠(yuǎn)程故障狀態(tài)被遠(yuǎn)程RS檢測(cè)到，遠(yuǎn)程RS停止發(fā)送MAC數(shù)據(jù)，然后產(chǎn)生空閑控制字符（Idlecontrolcharacters）。當(dāng)RS不再接收到錯(cuò)誤狀態(tài)信息，就會(huì)變回正常操作，開始繼續(xù)發(fā)送MAC數(shù)據(jù)[9]。該狀態(tài)由八個(gè)字節(jié)的有序集表示，如表2所示。

表2 故障序列有序集

通道0 通道1 通道2 通道3 通道4 通道5 通道6 通道7 描述

序列字符 0x00 0x00 0x01 0x00 0x00 0x00 0x00 本地故障

序列字符 0x00 0x00 0x02 0x00 0x00 0x00 0x00 遠(yuǎn)程故障

鏈路故障狀態(tài)機(jī)分為四個(gè)狀態(tài)，分別為：

INIT狀態(tài)：當(dāng)128列中不包含RemoteFault和LocalFault有序集，狀態(tài)機(jī)跳轉(zhuǎn)到INIT狀態(tài)。當(dāng)檢測(cè)到錯(cuò)誤序列（fault_sequence），狀態(tài)機(jī)跳轉(zhuǎn)到COUNT狀態(tài)。

COUNT狀態(tài)：當(dāng)檢測(cè)到不足三個(gè)相同類型的錯(cuò)誤序列，狀態(tài)機(jī)仍保持COUNT狀態(tài)。當(dāng)檢測(cè)到三個(gè)以上相同類型錯(cuò)誤序列，狀態(tài)機(jī)跳轉(zhuǎn)到FAULT狀態(tài)。若檢測(cè)到不同類型的錯(cuò)誤序列，則跳轉(zhuǎn)到NEW_FAULT_TYPE狀態(tài)。

FAULT狀態(tài)：繼續(xù)接收到相同類型，狀態(tài)機(jī)繼續(xù)保持在FAULT狀態(tài)。若檢測(cè)到不同類型的錯(cuò)誤序列，則跳轉(zhuǎn)到NEW_FAULT_TYPE狀態(tài)。

NEW_FAULT_TYPE狀態(tài)：將序列計(jì)數(shù)值重置為0，然后使?fàn)顟B(tài)機(jī)跳轉(zhuǎn)到COUNT狀態(tài)。

鏈路故障狀態(tài)機(jī)跳轉(zhuǎn)圖如圖4所示。

圖4 鏈路故障狀態(tài)機(jī)跳轉(zhuǎn)流程圖

2.4 并行通道轉(zhuǎn)換模塊

本設(shè)計(jì)中MAC發(fā)送和接收數(shù)據(jù)采用512bits位寬，PHY采用640bits位寬，所以需要異步FIFO來進(jìn)行并行通道比率轉(zhuǎn)換。發(fā)送和接收數(shù)據(jù)采用相同結(jié)構(gòu)的FIFO。以發(fā)送數(shù)據(jù)方向做分析，8個(gè)64bits通道轉(zhuǎn)換成10個(gè)64bits通道，需要發(fā)送端頻率較快。MAC子層一個(gè)周期內(nèi)最多傳輸512bits數(shù)據(jù)，兩個(gè)周期后異步FIFO中存有1024bits數(shù)據(jù)；當(dāng)FIFO檢測(cè)到有大且等于640bits的數(shù)據(jù)，則進(jìn)行數(shù)據(jù)讀取。而FIFO中剩余數(shù)據(jù)等到FIFO中數(shù)據(jù)大且等于640bits的數(shù)據(jù)，再進(jìn)行讀取。通過設(shè)計(jì)和計(jì)算，本設(shè)計(jì)中需要深度為72、寬度為64bits的異步FIFO，即可滿足設(shè)計(jì)需求。

3 仿真結(jié)果和波形分析

通過UVM驗(yàn)證平臺(tái)仿真結(jié)果如圖5所示。當(dāng)CGMII的控制信號(hào)為ff時(shí)，通道開始發(fā)送空閑控制字符。控制信號(hào)為0時(shí)，通道正常發(fā)送數(shù)據(jù)；當(dāng)檢測(cè)到本地故障時(shí)，CGMII發(fā)送遠(yuǎn)程故障有序集；當(dāng)檢測(cè)到遠(yuǎn)程故障時(shí)，CGMII給MAC發(fā)送IDLE數(shù)據(jù)。

圖5 仿真時(shí)序圖

4 總結(jié)

本設(shè)計(jì)雖然實(shí)現(xiàn)了MII操作的基本功能，但是還有一些不足和可以進(jìn)一步研究的地方.主要包括：（1）一些功能的處理過于復(fù)雜，延緩了整體的工作頻率，未能達(dá)到100Gb/s的要求。（2）MDIO管理接口。

參考文獻(xiàn)：

[1]張遠(yuǎn)望.100G以太網(wǎng)技術(shù)和應(yīng)用[J].中興通訊技術(shù)，2009，15（5）：49-52.

[2]李暉，唐留城.40G/100G超高速傳送系統(tǒng)發(fā)展及趨勢(shì)[J].現(xiàn)代電信科技，2010（4）：28-31.

[3]高展.以太網(wǎng)介質(zhì)訪問控制器（MAC）的研究[D].西安：西北工業(yè)大學(xué)，2004.

[4]張小丹，程丹，徐晶.40G/100G以太網(wǎng)關(guān)鍵技術(shù)的研究與應(yīng)用[J].光通信技術(shù)，2011，35（4）：1-4.

[5]李穎.以太網(wǎng)大未來[N].網(wǎng)絡(luò)世界，2011，09，12（35）.

[6]曹政，李磊，陳明宇.萬兆以太網(wǎng)MAC層控制器設(shè)計(jì)與實(shí)現(xiàn)[J].小型微型計(jì)算機(jī)系統(tǒng)，2007，28（6）：974-978.

[7]湯瑞，趙文玉，吳慶偉.40G/100G標(biāo)準(zhǔn)化現(xiàn)狀及發(fā)展趨勢(shì)[J].郵電設(shè)計(jì)技術(shù)，2011（4）：1-4.

[8]傅珂，馬志強(qiáng)，李雪松.40Gb/S，100Gb/S以太網(wǎng)IEEEP802.3ba標(biāo)準(zhǔn)研究[J].光通信技術(shù)，2009，33（11）：12-15.

[9]Ralf-PeterBraun.100GinthenetworkofDeutscheTelekom[J].OpticalFiberTechnology，2011，17（5）：368-376.

[作者簡(jiǎn)介]董乾（1982-），男，江蘇泰州人，工程師，碩士，研究方向：數(shù)字集成電路設(shè)計(jì)；劉勇（1979-），男，江蘇沛縣人，工程師，碩士，研究方向：集成電路設(shè)計(jì)與制造；趙賽（1990-），女，東南大學(xué)集成電路學(xué)院碩士研究生，研究方向：VLSI設(shè)計(jì)。