基于SOI工藝下600V LDNMOS的設(shè)計(jì)與分析

黃世震，翁坤

(福州大學(xué)福建省微電子集成電路重點(diǎn)實(shí)驗(yàn)室，福建福州 350002)

隨著超大規(guī)模集成電路特征尺寸逐步縮小到亞100 nm范圍，在材料技術(shù)、器件理論、器件結(jié)構(gòu)技術(shù)以及制作工藝等方面出現(xiàn)了一系列新的問(wèn)題，使得亞100 nm硅集成電路的功耗、可靠性以及電路的性價(jià)比受到很大的影響［1］.一種新型的能夠用于納米級(jí)半導(dǎo)體器件技術(shù)——絕緣層上硅技術(shù)(SOI)因其獨(dú)特的介質(zhì)隔離結(jié)構(gòu)［2］使得SOI材料比體硅技術(shù)更具優(yōu)勢(shì)，其寄生電容小、集成密度高、速度快、工藝簡(jiǎn)單、溝道效應(yīng)?。?］，特別適合亞微米、深亞微米器件［4］.針對(duì)體硅高壓器件，2010年華潤(rùn)上華在國(guó)內(nèi)推出第二代硅基700 V BCD工藝生產(chǎn)出700 V耐壓LDMOS器件.由于縱向耐壓的限制，目前600 V以上實(shí)用化SOI高壓器件在國(guó)內(nèi)幾乎為空白.本研究基于0.5 μm 600 V SOI工藝對(duì)LDNMOS器件進(jìn)行設(shè)計(jì)與分析.

1 基本理論

為了增大器件的工作電壓，設(shè)計(jì)器件結(jié)構(gòu)時(shí)在漂移區(qū)加入一個(gè)矩形槽氧，這種結(jié)構(gòu)對(duì)提高SOI－LDNMOS的擊穿電壓有顯著效果.矩形槽氧的引入能增大載流子輸運(yùn)的路徑，相當(dāng)于增大了漂移區(qū)長(zhǎng)度，從而在不改變其他參數(shù)的情況下而使器件更易于耗盡［5－6］，同時(shí)縮小了版圖尺寸.另外，槽氧層能夠減弱場(chǎng)板邊緣下面硅層中的電場(chǎng)強(qiáng)度，使器件不易在此處提前被擊穿，從而提高器件整體的擊穿電壓.

傳統(tǒng)LDMOS漂移區(qū)采用均勻摻雜技術(shù)來(lái)實(shí)現(xiàn)，薄的硅膜可以實(shí)現(xiàn)高的縱向耐壓，但是隨著硅薄膜厚度的減小，漂移區(qū)均勻摻雜的常規(guī)SOI結(jié)構(gòu)，其擊穿電壓很快出現(xiàn)在器件橫向.所以，對(duì)于高壓LDMOS，就需要對(duì)漂移區(qū)進(jìn)行改進(jìn).本文中所涉及的LDNMOS，在工藝上通過(guò)漸變摻雜技術(shù)(VLD)來(lái)獲得摻雜濃度逐步變化的橫向漂移區(qū).理論和實(shí)驗(yàn)均已證明，這種結(jié)構(gòu)使得漂移區(qū)表面的橫向電場(chǎng)分布相對(duì)于普通器件趨于平坦，使得器件的擊穿電壓達(dá)到最大值.同時(shí)有效消除了kink效應(yīng)并增大飽和電流，降低了導(dǎo)通電阻［7］.

2 器件結(jié)構(gòu)設(shè)計(jì)

DMOS從結(jié)構(gòu)上分為L(zhǎng)DMOS(橫向)和VDMOS(縱向)兩種［8］，VDMOS是豎直方向從外延層的背面將漏端引出，同時(shí)厚的外延層承受漏端的高電壓.LDMOS則是一種非對(duì)稱結(jié)構(gòu)，在溝道與漏端之間增加一個(gè)橫向摻雜漂移區(qū)，使高電壓集中在這一區(qū)域.圖1為SOI 600V LDNMOS的結(jié)構(gòu)示意圖.圖中BOX，Deep N WELL，NM thick oxide分別表示埋氧層、橫向漂移區(qū)和槽氧層.在漏端通過(guò)線性漸變摻雜技術(shù)［9］引入漂移區(qū)，即摻雜濃度沿漂移區(qū)長(zhǎng)度方向由溝道區(qū)向漏區(qū)方向線性變化并逐漸增大.這種方法能夠調(diào)節(jié)器件表面橫向電場(chǎng)分布，以同時(shí)獲得較高的縱向擊穿電壓和橫向擊穿電壓.引入槽氧層的結(jié)構(gòu)能夠使器件更易耗盡從而提高整個(gè)器件的耐壓.

在所設(shè)計(jì)的器件結(jié)構(gòu)中(圖1，上圖為平面圖，下圖為橫截圖)，整體結(jié)構(gòu)呈環(huán)形，中間為漏端，兩邊為源端，每一層Layer的含義如表1所示.其中:溝道長(zhǎng)度Lg為4.5 μm，氧化槽長(zhǎng)度L為50 μm，氧化槽厚度為500 nm，柵長(zhǎng)G為8 μm.中間的N+區(qū)域(A)作為器件的漏端，兩邊的N+區(qū)域作為器件的源端，漂移區(qū)處于槽氧層與埋氧層之間，在柵極下方的P－body處形成溝道，當(dāng)柵極gate加正向電壓達(dá)到一定值后，器件開始工作.

圖1 SOI 600 V LDNMOS的結(jié)構(gòu)示意圖Fig.1 Structure diagram of SOI 600 V LDNMOS

表1 Layer具體含義Tab.1 Specific meaning of Layer

3 仿真與分析

3.1 工藝仿真

SOI工藝中高壓器件考慮的主要性能參數(shù)有源漏擊穿電壓BV和線性區(qū)域?qū)娮鑂on.漂移區(qū)的長(zhǎng)度和濃度會(huì)直接影響B(tài)V和Ron.一般來(lái)講，漂移區(qū)長(zhǎng)度越長(zhǎng)，BV越大，Ron越小;漂移區(qū)濃度越大，BV越小，Ron越大［8］.槽氧層的厚度和長(zhǎng)度也直接影響B(tài)V和器件尺寸的大小.為了使參數(shù)最優(yōu)化，并盡量縮小器件的尺寸，利用SILVACO公司的Athena工具，對(duì)器件工藝步驟和結(jié)構(gòu)進(jìn)行仿真，初步確定出器件的關(guān)鍵尺寸和工藝參數(shù).圖2為SOI 600V LDNMOS仿真結(jié)構(gòu)圖.

3.2 器件特性仿真

利用SILVACO公司的Atlas工具對(duì)器件結(jié)構(gòu)進(jìn)行電學(xué)特性模擬.Gate端加電壓0～5 V，Drain端加電壓1 V，掃描Drain端電流值得到LDNMOS仿真Id－Vd曲線圖(如圖3).由圖3知，其開啟電壓Vth為1.7 V;Drain端加電壓0～15 V，掃描Drain端電流值得到LDNMOS仿真Id－Vd曲線圖(如圖4).由圖4知，其飽和電流Id為0.30 mA;Drain端加電壓0～750 V，掃描Drain端電流值得到LDNMOS仿真BV曲線圖(如圖5)，由圖5分析其擊穿電壓BV為700 V.模擬仿真結(jié)果與設(shè)計(jì)所預(yù)期結(jié)果非常吻合，說(shuō)明各摻雜區(qū)的雜質(zhì)摻雜濃度、溫度、時(shí)間等條件得到了優(yōu)化，F(xiàn)oundry工藝得到了驗(yàn)證.

圖2 SOI 600V LDNMOS仿真結(jié)構(gòu)圖Fig.2 Simulation structure of SOI 600V LDNMOS

圖3 LDNMOS仿真Id－Vg曲線圖Fig.3 Id－ Vgsimulation diagram of LDNMOS

圖4 LDNMOS仿真Id－Vd曲線圖Fig.4 Id－ Vdsimulation diagram of LDNMOS

圖5 LDNMOS仿真BV曲線圖Fig.5 BV simulation diagram of LDNMOS

4 流片測(cè)試結(jié)果分析

采用0.5 μm 600 V SOI標(biāo)準(zhǔn)工藝，選定新傲公司3 μm埋氧層和1.5 μm頂層硅的SinBond SOI材料，通過(guò)模擬仿真確定器件的測(cè)試結(jié)構(gòu)并進(jìn)行on－wafer測(cè)試(圖6)，測(cè)試曲線如圖7～圖9所示.

圖6 on－wafer測(cè)試圖Fig.6 Test chart based on wafer

圖7 流片測(cè)試的Id－Vg曲線Fig.7 Id－Vgcurve of tape－ out test

圖7中柵極電壓加載0～5 V，掃描漏端電流，得到在Vth=1.7 V時(shí)，電流開始增大，當(dāng)Vg=5 V時(shí)，Id達(dá)到1 mA.圖8中，柵極電壓分別為0、5、10、15、20和25 V，漏端電壓加載0～100 V，掃描漏端電流.當(dāng)Vg=25 V時(shí)，漏端飽和電流Id基本穩(wěn)定在50 mA.圖9中，加載漏端電壓0～600 V，發(fā)現(xiàn)Vd=550 V時(shí)，漏端電流急劇增大，LDNMOS管被擊穿.經(jīng)過(guò)數(shù)據(jù)處理之后，得到了LDNMOS器件的主要性能參數(shù):Vth=1.7 V，Id=48 mA，BV=550 V，與仿真結(jié)果相比，BV接近600 V，其他性能參數(shù)已達(dá)到了設(shè)計(jì)要求.

圖8 流片測(cè)試的Id－Vd曲線Fig.8 Id－Vdcurve of tape－out test

圖9 流片測(cè)試的BV曲線Fig.9 BV curve of tape － out test

5 結(jié)語(yǔ)

采用標(biāo)準(zhǔn)的0.5 μm SOI工藝對(duì)其中的高壓600V LDNMOS進(jìn)行設(shè)計(jì)與分析.采用SILVACO軟件對(duì)器件進(jìn)行模擬仿真，初步確定器件的設(shè)計(jì)規(guī)則和關(guān)鍵尺寸，再進(jìn)行流片測(cè)試并對(duì)所設(shè)計(jì)器件進(jìn)行驗(yàn)證.實(shí)驗(yàn)結(jié)果表明，器件的主要參數(shù)基本達(dá)到設(shè)計(jì)目的，并有進(jìn)一步提升的空間，為下一次設(shè)計(jì)和流片提供很好的基礎(chǔ).SOI 600 V LDNMOS設(shè)計(jì)在高壓功率器件領(lǐng)域的實(shí)際應(yīng)用中具有重要意義.

［1］施敏.半導(dǎo)體器件物理與工藝［M］.蘇州:蘇州大學(xué)出版社，2004.

［2］黃如，張國(guó)艷，李映雪，等.SOI CMOS技術(shù)及其應(yīng)用［M］.北京:科學(xué)出版社，2005.

［3］Yeo K S，Rofail S S，Goh W L.低壓低功耗CMOS/BICMOS超大規(guī)模集成電路［M］.周元興，張志龍，等譯.北京:電子工業(yè)出版社，2003:140－150.

［4］Apostolidou M，Heijden V D，Leenaerts M P，et al.A 65 nm CMOS 30 dBm class－E RF power amplifier with 60%power added efficiency［C］//Radio Frequency Integrated Circuits Symposium.［s.l.］:IEEE RFIC，2008:141 －144.

［5］Carroll M，Mckay J J，Ivanov T，et al.A silicon RFCMOS SOI technology for integrated cellular/WLAN RF TX modules［C］//Microwave Symposium.［s.l.］:IEEE/MTT － S International，2007:445 －448.

［6］Park J M，Klima R，Selberheer S.High－voltage lateral trench gate SOI－LDNMOSFETs［J］.Microelectronics Joutnal，2004，35(3):299－304.

［7］Pornpromlikit S，Presti J J，Scuderi C D，et al.A 25－dBm high－efficiency digitally－modulated SOI CMOS power amplifier for multi－ standard RF polar transmitters［C］//Radio Frequency Integrated Circuits Symposium.Boston:IEEE RFIC，2009:157－160.

［8］Gianesello F，Durand C，Pilard R，et al.High voltage devices added to a 0.13 μm high(symbols)resistivity thin SOI CMOS process for mixed analog－RF circuits［C］//Microwave Symposium.Hawa?:IEEE/MTT －S International，2007:171 －173.

［9］Bon O，Gonnard O，Gianesello F，et al.First 15 V complementary LDMOS transistors in thin SOI 65 nm low power technology［C］//Power Semiconductor Devices and IC’s，2007 ISPSD ’07 19th International Symposium on.Crolles:IEEE Power Semiconductor Devices and IC’s，2007:209－212