適用于中頻采樣的CMOS自舉采樣開關(guān)

錢宏文，朱燕君，季惠才，陳珍海

(中國電子科技集團(tuán)公司第58研究所，江蘇 無錫 214035)

0 引言

無線通信、高速測量儀器、數(shù)字雷達(dá)等應(yīng)用系統(tǒng)對模數(shù)轉(zhuǎn)換器(ADC)提出了高速度、高精度、大動態(tài)范圍、寬輸入信號帶寬、低功耗等指標(biāo)要求，使得高性能ADC的設(shè)計面臨更大的挑戰(zhàn)。目前，適用于上述應(yīng)用場合的ADC實現(xiàn)方式為流水線結(jié)構(gòu)［1，2］，并且具有良好的中頻采樣特性。對于流水線ADC電路的實現(xiàn)，需要用到大量的數(shù)據(jù)采樣開關(guān)。作為ADC系統(tǒng)與外界的接口，前端信號采樣開關(guān)的性能優(yōu)劣直接決定了ADC所接收到的信號純度和真實性。對于CMOS工藝，采樣開關(guān)一般通過MOS管來實現(xiàn)，高線性度的CMOS采樣開關(guān)可以極大程度上提高流水線ADC的中頻采樣特性。

在分析現(xiàn)有的CMOS自舉采樣開關(guān)的原理及其存在的不足之后，設(shè)計了一種改進(jìn)的適用于中頻采樣特性的CMOS自舉采樣開關(guān)。試驗結(jié)果表明，該自舉開關(guān)非常適合于中頻采樣。

1 基本柵壓自舉采樣開關(guān)

當(dāng)MOS開關(guān)處于導(dǎo)通時，晶體管工作在線性區(qū)，可以將開關(guān)MOS管視作一個阻值為Ron的電阻，其大小為［3］

可以看出，Ron是一個與輸入信號Vin和襯底偏置電壓VSB相關(guān)的非線性電阻。MOS管的源極電壓為輸入電壓隨著輸入變化而變化，柵極電壓如果為恒定值(比如電源電壓Vdd)，則Vgs將會隨著輸入信號而變化。通過采用柵壓自舉開關(guān)可以很大程度上解決Vgs隨著輸入信號而變化的問題，如圖1所示［4，5］。根據(jù)式(1)，此時導(dǎo)通電阻為

圖1 傳統(tǒng)柵壓自舉開關(guān)

可以看出與式(1)相比，Ron變?yōu)橐粋€與輸入信號Vin無關(guān)，而僅與襯底偏置電壓VSB相關(guān)的非線性電阻，線性度得到了很大的提高。同時可以看出Ron還是一個與襯底偏置電壓VSB相關(guān)的非線性電阻。若要進(jìn)一步提高圖1所示柵壓自舉開關(guān)的線性度，與襯底偏置電壓VSB相關(guān)的非線性特性必須被消除;若要進(jìn)一步減小圖1所示柵壓自舉開關(guān)的導(dǎo)通電阻，可以進(jìn)一步提高開關(guān)管Ms柵源電壓。

2 改進(jìn)的柵壓自舉采樣開關(guān)

改進(jìn)的高線性度CMOS自舉采樣開關(guān)電路，如圖2所示，其對圖1所示基本柵壓自舉開關(guān)的主要改進(jìn)是:保持圖1所示開關(guān)的連接方式不變，增加了一個由MOS管M8、M9、M10和電容C2構(gòu)成的自舉支路，進(jìn)一步提高了開關(guān)管的柵源電壓，減小了導(dǎo)通電阻;增加了一個由MOS管M11和M12構(gòu)成的采樣MOS開關(guān)管襯底電壓切換電路，消除了襯底偏置電壓VSB相關(guān)的非線性特性，提高了線性度。

圖2 改進(jìn)的柵壓自舉開關(guān)

當(dāng)時鐘CK 為高電平時，NMOS 管M2、M4、M6、M8導(dǎo)通，PMOS管M7截止，使得PMOS管M1、M9也導(dǎo)通;電路通過MOS管M1、M2和M8、M9分別對電容C1、C2充電，使得電容C1、C2兩端的電壓都接近電壓Vdd，從而在電容C1、C2上都存儲了Vdd*C1(C1=C2)的電量;NMOS管M11截止，M12導(dǎo)通，采樣開關(guān)MOS管Ms截止，采樣開關(guān)MOS管Ms襯底接地。

當(dāng)時鐘CK從高變低時MOS管M2、M6、M8截止，MOS管 M7導(dǎo)通，M4導(dǎo)通，電源通過 MOS管M7、M4對結(jié)點G的對地寄生電容充電，使得結(jié)點G電壓升高，MOS管M1、M9截止，M10導(dǎo)通，使得電容C2的上極板接到電容C1的下極板，電容C1、C2串聯(lián)，M5、M3導(dǎo)通，輸入信號通過MOS管M3抬升電容C1下極板電壓直到其值等于輸入電壓Vin，由于電容Cl、C2上存儲的電荷在時鐘CK變化過程中沒有放電回路，存儲在其上的電荷保持不變，電容C1上極板的電壓就會同步上升，直到其值等于2Vdd+Vin，開關(guān)管Ms柵源電壓為電源電壓2Vdd;MOS管M12截止，M11導(dǎo)通，采樣開關(guān)MOS管Ms截止，采樣開關(guān)MOS管Ms襯底接輸入節(jié)點Vin，這樣MOS管Ms的襯偏電壓對其閾值電壓的影響被消除(VSB=0)。

根據(jù)式(2)，此時導(dǎo)通電阻為

比較式(3)和式(2)，可以看出改進(jìn)的高線性度CMOS自舉開關(guān)的導(dǎo)通電阻Ron只與電源電壓Vdd、MOS管載流子遷移率un、單位面積柵氧化層電容Cox、MOS管寬長比W/L和MOS管襯偏電壓為0時閾值電壓Vth0有關(guān)。并且在工藝參數(shù)及MOS管寬長比W/L相同的情況下，開關(guān)Ms的過驅(qū)動電壓為2倍Vdd，導(dǎo)通電阻Ron小于現(xiàn)有柵壓自舉開關(guān)，因此對于相同的采樣電路由更小的時間常數(shù)，更快的采樣速度，可以采樣更高頻的信號。因此，所改進(jìn)的高線性度CMOS自舉開關(guān)有更好的線性度和更小的導(dǎo)通電阻。

3 試驗結(jié)果分析

將圖2所示本文高線性度CMOS自舉開關(guān)和圖1所示基本自舉開關(guān)分別作為采樣開關(guān)應(yīng)用于相同的采樣電路進(jìn)行仿真，仿真環(huán)境相同，輸入信號頻率2.39 MHz，采樣頻率 100 MHz，工藝模型為 0.18 μm CMOS工藝，電源電壓1.8 V。圖2所示開關(guān)和圖1所示開關(guān)對應(yīng)的MOS管取相同的尺寸，圖2所示自舉開關(guān)中兩個電容值均為圖1所示基本自舉開關(guān)的一半。對兩種開關(guān)采樣結(jié)果做FFT頻譜分析得到輸出頻譜，如圖3所示。可以看出改進(jìn)的高線性度CMOS自舉開關(guān)的(無雜散動態(tài)范圍)SFDR為116.7 dB，比基本自舉開關(guān)的101.5 dB高了約15 dB;信噪失真比為83.5 dB，比基本自舉開關(guān)的81.9 dB高了約1.6 dB。說明改進(jìn)的自舉開關(guān)比傳統(tǒng)的白舉開關(guān)有更好的線性度。

所設(shè)計自舉采樣開關(guān)目前已成功應(yīng)用于一款10位250 MSPS流水線 ADC，該 ADC樣片采用0.18 μm 1P6M CMOS工藝流片，樣片的照片如圖4(a)所示。圖中芯片左右兩側(cè)兩個ADC通道，每個通道內(nèi)部自上而下為采樣保持電路和流水線ADC各級子級電路，芯片中間部分為帶隙基準(zhǔn)電壓及其他基準(zhǔn)電壓產(chǎn)生及其驅(qū)動電路，DLL時鐘接收、產(chǎn)生及其驅(qū)動電路和數(shù)字延時同步和校準(zhǔn)邏輯部分。ADC在250 MHz全速采樣條件下模擬輸入帶寬特性如圖4(b)所示，可以看出ADC模擬－3 dB帶寬達(dá)400 MHz以上信號。ADC在250 MHz全速采樣條件下對于不同頻率輸入信號測試得到的FFT頻譜圖如圖4(c)所示，對于10 MHz正弦輸入信號轉(zhuǎn)換得到的 SFDR為 67.1 dB，SNDR為 55.1 dB;對于355 MHz正弦輸入信號轉(zhuǎn)換得到的SFDR為61.6 dB，SNDR為52.6 dB。從測試結(jié)果可以看出，所述自舉采樣開關(guān)中頻采樣特性良好，符合前文的理論分析。

4 結(jié)語

分析了MOS采樣開關(guān)非線性的來源和現(xiàn)有柵壓自舉采樣開關(guān)的不足之處，提出并實現(xiàn)了一種新型MOS采樣開關(guān)。通過在現(xiàn)有自舉開關(guān)的基礎(chǔ)上增加一個采樣MOS開關(guān)管襯底電壓切換電路，消除了襯底偏置電壓VSB相關(guān)的非線性特性，提高了線性度，并通過電壓倍增減少了開關(guān)導(dǎo)通電阻，從而使得所設(shè)計MOS采樣開關(guān)特別適合于中頻采樣應(yīng)用。目前該自舉采樣開關(guān)目前已成功應(yīng)用于一款10位250 MSPS流水線 ADC，測試結(jié)果表明開關(guān)特性良好。

［1］STEPHEN H LEWIS，PAUL R G.A Pipelined 5-Msample/s 9-bit Analog-to-Digital Convert［J］.IEEE J.Solid-State Circuits，1987，22(12):954-961.

［2］CLINE D，PAU1 R G.A Power Optimized 13-b 5 Msamples/s Pipelined Analog-to-Digital Converter in 1.2 μm CMOS［J］.IEEE J.Solid-State Circuits，1996，31(3):294-303.

［3］畢查德·拉扎維著.模擬CMOS集成電路設(shè)計［M］.陳貴燦，程軍等，譯.西安:西安交通大學(xué)出版社，2002.

［4］ANDREW M A，PAU1 R G.A 1.5V 10-bit l4.3 MS/SCMOS Pipeline Analog to Digital Converter［J］.IEEE J.Solid-State Circuits，1999，34(5):599-606.

［5］DESSOUKY M，KAISER A.Input Switch Configuration Suitable for Rail-to-Rail Operation of Switched Opamp Circuits［J］.Electronics Letter，1999，35(1):8-10.