微控制器射頻抗擾性與受測(cè)引腳類(lèi)型的關(guān)系

粟 濤 楊葉花 王自鑫 陳弟虎

(中山大學(xué)物理科學(xué)與工程技術(shù)學(xué)院，廣東 廣州 510275)

引 言

隨著電磁環(huán)境日益惡劣，現(xiàn)代電子系統(tǒng)遭受?chē)?yán)重的電磁干擾[1-2].一種重要的干擾就是射頻波段的干擾.國(guó)際標(biāo)準(zhǔn)機(jī)構(gòu)已經(jīng)為射頻波段的干擾制訂了針對(duì)機(jī)電系統(tǒng)和電路板的電磁抗擾性測(cè)試標(biāo)準(zhǔn).現(xiàn)代電子系統(tǒng)以集成電路為核心成份，它的抗擾性是整個(gè)電子系統(tǒng)抗擾性的關(guān)鍵.因此，有必要對(duì)集成電路的電磁抗擾性進(jìn)行單獨(dú)表征.在工業(yè)界需求的推動(dòng)下，國(guó)際電工委員會(huì)(International Electrotechnical Commission,IEC)開(kāi)始建立專(zhuān)門(mén)用于集成電路射頻電磁抗擾性(以下簡(jiǎn)稱(chēng)為抗擾性)的測(cè)試標(biāo)準(zhǔn)[3].目前的測(cè)試標(biāo)準(zhǔn)草案僅僅給出了測(cè)試框架，很多具體設(shè)置還有待確定.

微處理器、微控制器和系統(tǒng)芯片屬于復(fù)雜集成電路.一方面，它們被廣泛地應(yīng)用于安全、運(yùn)輸、通信、娛樂(lè)、工業(yè)控制，其影響領(lǐng)域廣.另一方面，它具有多個(gè)模塊、多個(gè)引腳，其物理結(jié)構(gòu)復(fù)雜.此外，這些復(fù)雜集成電路也是電路系統(tǒng)里最重要和最昂貴的器件.研究復(fù)雜集成電路的抗擾性具有很強(qiáng)的實(shí)用背景和學(xué)術(shù)價(jià)值.

器件和模塊級(jí)的集成電路在功能和結(jié)構(gòu)上都比較簡(jiǎn)單，對(duì)這些電路進(jìn)行抗擾性測(cè)試，其方法比較簡(jiǎn)單,測(cè)試時(shí)間也短.復(fù)雜集成電路往往有上百的引腳，并且其運(yùn)行狀態(tài)也可重構(gòu).要完整的表征復(fù)雜集成電路的抗擾性，讓測(cè)試結(jié)果有對(duì)比性，還要滿足時(shí)間和人力的限制，這就使得測(cè)試標(biāo)準(zhǔn)的制訂面臨很多技術(shù)難題.這些技術(shù)難題中的兩個(gè)重要問(wèn)題是待測(cè)引腳的選擇問(wèn)題和根據(jù)測(cè)試結(jié)果對(duì)抗擾性進(jìn)行定級(jí)的問(wèn)題.

對(duì)集成電路射頻抗擾性的研究開(kāi)始于20世紀(jì)70年代[4].對(duì)微控制器這類(lèi)復(fù)雜集成電路的抗擾性的研究開(kāi)始于20世紀(jì)90年代末.研究?jī)?nèi)容[5-10]包括表征、測(cè)試電路板設(shè)計(jì)和建模仿真.然而，目前為止的研究還未能解決上面兩個(gè)問(wèn)題.

針對(duì)所存在的問(wèn)題，本文認(rèn)為，要解決第一個(gè)問(wèn)題必須先理解抗擾性和受測(cè)引腳之間的關(guān)系，然后根據(jù)這個(gè)關(guān)系來(lái)確定需要測(cè)試的引腳.而抗擾性與受測(cè)引腳的關(guān)系首先是抗擾性與受測(cè)引腳類(lèi)型的關(guān)系.要解決第二個(gè)問(wèn)題，首先必須將微控制器的引腳分類(lèi)，因?yàn)橥?lèi)引腳的測(cè)試結(jié)果才有可比性；然后，對(duì)每一類(lèi)引腳的抗擾性給出一個(gè)特征值，再根據(jù)這個(gè)特征值的范圍來(lái)進(jìn)行定級(jí).因此，本文的研究目的，一是找到微控制器抗擾性和受測(cè)引腳類(lèi)型的關(guān)系，二是為每個(gè)類(lèi)型的受測(cè)引腳給出一個(gè)能用來(lái)進(jìn)行抗擾性定級(jí)的特征值.

以微控制器為例來(lái)研究復(fù)雜集成電路的抗擾性.微控制器的引腳按照其功能可分為三類(lèi)：數(shù)據(jù)輸入輸出引腳(以下簡(jiǎn)稱(chēng)為數(shù)據(jù)引腳)、電源引腳和晶振引腳.本文分析這三類(lèi)受測(cè)引腳的抗擾性.為使分析結(jié)果具有一般性，也為了獲得某類(lèi)受測(cè)引腳的抗擾性共性，需要對(duì)多款微控制器進(jìn)行測(cè)試和比較.本文選取英飛凌科技公司四個(gè)型號(hào)的微控制器TC161(DUT-1)、XC161(DUT-2)、XC2287(DUT-3)和TC1767(DUT-4)進(jìn)行測(cè)量.這些微控制器隸屬于前后四代.它們的制造工藝、功能和配置都不一樣.通過(guò)對(duì)這些微控制器的分析，可以獲得同類(lèi)型引腳抗擾性的基本共性.

1 測(cè)量方法及抗擾性的定義

本文采用國(guó)際電工技術(shù)委員會(huì)測(cè)量標(biāo)準(zhǔn)(IEC 62132-4)[11]中描述的直接功率注入(Direct Power Injection,DPI)方法進(jìn)行抗擾性測(cè)量.測(cè)量裝置如圖1所示.受測(cè)器件安裝在特制的測(cè)試板上，其內(nèi)部運(yùn)行一個(gè)監(jiān)視程序，這個(gè)程序會(huì)選擇微控制器上的一個(gè)引腳輸出一個(gè)反饋信號(hào)，來(lái)表明微控制器的運(yùn)行狀態(tài).有關(guān)監(jiān)視程序的詳細(xì)介紹可參見(jiàn)文獻(xiàn)[12].單一頻率的正弦射頻雜波(以下簡(jiǎn)稱(chēng)為雜波)由信號(hào)發(fā)生器合成后經(jīng)功率放大器產(chǎn)生，通過(guò)一個(gè)定向耦合器和一個(gè)電容注入到受測(cè)引腳.定向耦合器還用于測(cè)量雜波的正向功率和反向功率.

圖1 實(shí)驗(yàn)裝置

在圖1的計(jì)算機(jī)里運(yùn)行的測(cè)試程序如圖2所示.在測(cè)試過(guò)程中，連續(xù)增大雜波的輸出振幅，直到微控制器發(fā)生錯(cuò)誤或正向功率達(dá)到一個(gè)上限值，此時(shí)的正向功率就被作為該頻率下該引腳曲線的抗擾度.改變雜波的頻率進(jìn)行重復(fù)試驗(yàn)，可得到整個(gè)射頻范圍內(nèi)的抗擾度.我們對(duì)0.5 MHz～1.0 GHz范圍內(nèi)的干擾信號(hào)進(jìn)行測(cè)量，每個(gè)頻率的雜波強(qiáng)度上限值為37 dBm.將信號(hào)源、放大器和定向耦合器所組成的電路稱(chēng)為干擾源，干擾源的內(nèi)阻為RS= 50 Ω.本文將頻率分成三段:小于0.5 MHz稱(chēng)為低頻段；0.5～50 MHz稱(chēng)為中頻段；大于50 MHz稱(chēng)為高頻段.在高頻段，微控制器的抗擾性受封裝及印刷電路板(Printed Circuit Board,PCB)的寄生元素的嚴(yán)重影響，它的失效機(jī)理相當(dāng)復(fù)雜[12].本文主要研究中頻段雜波信號(hào)注入微控制器的抗擾性.

圖2 測(cè)試步驟原理圖

對(duì)微控制器數(shù)據(jù)引腳、電源引腳和晶振引腳進(jìn)行實(shí)驗(yàn)時(shí)，雜波注入受測(cè)引腳的方式及負(fù)載方式都不一樣，如圖3所示.

(a) 數(shù)據(jù)引腳

(b) 電源引腳

(c) 晶振引腳圖3 雜波信號(hào)注入不同引腳時(shí)的連線圖

對(duì)數(shù)據(jù)引腳進(jìn)行抗擾性測(cè)量時(shí)，總是將相鄰的兩個(gè)數(shù)據(jù)引腳相連，其中一個(gè)引腳作為輸出引腳(Data Output,DO)，另一個(gè)引腳作為輸入引腳(Data Input,DI).DI讀取來(lái)自DO的信號(hào)并判斷它的邏輯電壓.雜波通過(guò)一個(gè)注入電容耦合到DI.如果DI讀取的邏輯電壓與DO注入的邏輯電壓不一致，數(shù)據(jù)引腳功能被認(rèn)為出錯(cuò)，微控制器內(nèi)的監(jiān)視程序會(huì)產(chǎn)生報(bào)錯(cuò)的反饋信號(hào)，使測(cè)試計(jì)算機(jī)判定微控制器失效.注入電容的大小為6.8 nF，這樣的注入電容，既保證干擾信號(hào)在所測(cè)頻段內(nèi)能從干擾源充分耦合到受測(cè)引腳，又能保證數(shù)據(jù)引腳在高低電平間翻轉(zhuǎn)時(shí)無(wú)需太長(zhǎng)的過(guò)渡時(shí)間.

對(duì)電源引腳進(jìn)行抗擾性測(cè)量時(shí)，跟注入數(shù)據(jù)引腳一樣，雜波通過(guò)注入電容耦合到電源引腳.電源引腳上同時(shí)還接有去耦電容.去耦電容一般在10 nF至1 μF的量級(jí).選用大小為6.8 nF的注入電容不會(huì)對(duì)電路的上電和噪聲行為造成明顯影響.

每個(gè)晶振引腳有一個(gè)負(fù)載電容，兩個(gè)引腳之間是晶振.晶振輸出引腳(XTAL2)驅(qū)動(dòng)電流比較小，過(guò)大的注入電容會(huì)破壞起振.對(duì)晶振輸入(XTAL1)的注入電容值應(yīng)接近和低于負(fù)載電容，本文選取值為4.7 pF的電容.在測(cè)試時(shí)，微控制器會(huì)自動(dòng)檢測(cè)競(jìng)爭(zhēng)產(chǎn)生的時(shí)鐘信號(hào).

研究抗擾性時(shí)，每次只往一個(gè)引腳注入雜波.多個(gè)引腳同時(shí)注入雜波，不但會(huì)同時(shí)干擾多個(gè)電路模塊，還會(huì)在同一模塊處出現(xiàn)雜波的疊加.這種情況更為復(fù)雜，可作為未來(lái)的工作單獨(dú)研究.

2 理論分析

不同微控制器的引腳數(shù)目不同，但這些引腳大致可分為3類(lèi)：數(shù)據(jù)引腳、電源引腳和晶振引腳.同一塊微控制器不同類(lèi)型引腳的抗擾性也不同,這一方面是因?yàn)椴煌?lèi)型引腳的閾值電壓不同，另一方面是因?yàn)榻?jīng)過(guò)不同類(lèi)型引腳，雜波從干擾源到焊盤(pán)(處于芯片上，下同)的傳輸系數(shù)不同.要使微控制器正常工作，必須滿足

Vpad

(1)

式中：Vpad為引腳焊盤(pán)上電壓；Vth為焊盤(pán)所連接功能模塊能夠承受的最大雜波電壓.不同類(lèi)型引腳所連接的功能模塊不同，所以閾值電壓Vth也會(huì)不同.因此，Vth是決定不同類(lèi)型引腳抗擾性的重要參數(shù).

傳輸系數(shù)通過(guò)下式計(jì)算：

(2)

式中：α為傳輸系數(shù)，其值取決于傳輸路徑；VS為干擾源.傳輸路徑指的是干擾信號(hào)通過(guò)注入電容、封裝，最后注入引腳焊盤(pán)的路徑.由于路徑中的注入電容、電路板走線還有芯片封裝，它們的阻抗有很強(qiáng)的頻率依賴(lài)性，所以α由傳輸路徑和干擾信號(hào)頻率共同決定.

結(jié)合式(1)、(2)，有

(3)

式中VSth為微控制器能夠承受的最大干擾源電壓.將源電壓換算雜波的正向功率，以毫瓦為單位，有

(4)

式中PSth為抗擾度.式(4)是估算引腳抗擾度的一般性公式，式中的Vth和α是與器件工藝、器件電路和器件引腳類(lèi)型有關(guān)的參數(shù).

2.1 數(shù)據(jù)引腳的抗擾性特征值

分析雜波信號(hào)從數(shù)據(jù)引腳注入微控制器的抗擾性模型如圖4所示.VS為雜波信號(hào)源，RS為干擾源的內(nèi)阻，Cdpi為注入電容，Lpkg、Rpkg、Cpkg分別為封裝的寄生電感、寄生電阻和寄生電容，Cpad_DI_VDD、Cpad_DI_VSS、Cpad_DO_VDD、Cpad_DO_VSS分別為數(shù)據(jù)輸入焊盤(pán)、數(shù)據(jù)輸出焊盤(pán)與電源端、接地端的耦合電容，RP為上拉電阻，而RN為下拉電阻.部分元器件的取值范圍如表1所示，可見(jiàn)Cpkg很小，在實(shí)驗(yàn)測(cè)試的頻率范圍內(nèi)，阻抗非常大，而Lpkg的阻抗在測(cè)試的頻率范圍內(nèi)很小，Rpkg也很小，它們?cè)谡麄€(gè)測(cè)試過(guò)程中可以近似為導(dǎo)線，通過(guò)Cdpi的雜波信號(hào)幾乎全部注入到引腳焊盤(pán)上.所以，數(shù)據(jù)引腳的傳輸路徑的特性主要由Cdpi和RP(或RN)決定.

圖4 分析雜波信號(hào)從數(shù)據(jù)引腳注入微控制器的抗擾性模型

RSCdpiCpkgLpkgRpkg50Ω6.8nF～1pF1～5nH1Ω

結(jié)合圖4，并考慮到封裝寄生參數(shù)的取值范圍，可知在中頻范圍內(nèi)，輸入引腳焊盤(pán)的電壓與輸出引腳焊盤(pán)上的電壓基本相等.輸出高電平(數(shù)位1)時(shí)，有

(5)

式中：

(6)

αDIO_H為雜波信號(hào)注入數(shù)據(jù)引腳并輸出高電平時(shí)的傳輸系數(shù)；RP為上拉電阻；RN為下拉電阻；ωc為截止頻率，通常ωc遠(yuǎn)遠(yuǎn)小于中頻段雜波信號(hào)的ω.在中頻段αDIO_H隨頻率增大緩慢增大，甚至幾乎不變,αDIO_H化簡(jiǎn)為

(7)

相應(yīng)地，輸出低電平(數(shù)位0)時(shí)，只需將上RP替換成RN，所以有

(8)

式中αDIO為雜波信號(hào)注入數(shù)據(jù)引腳的傳輸系數(shù).

(9)

式中：Vth_DIO為數(shù)據(jù)引腳焊盤(pán)上雜波的閾值電壓;Vth_1→0為輸入電壓由高電平向低電平轉(zhuǎn)換的參考電壓；Vth_0→1為輸入電壓由低電平向高電平轉(zhuǎn)換的參考電壓.數(shù)據(jù)引腳的輸入引腳在判斷電壓的數(shù)位時(shí)會(huì)將其和數(shù)位轉(zhuǎn)換參考電壓相比較.當(dāng)且僅當(dāng)雜波幅度小于Vth_DIO，輸入引腳探測(cè)到的實(shí)際數(shù)位與輸入引腳輸出的數(shù)位一致.

結(jié)合式(4)有

20lg|>αDIO|輸出高/低電平}.

(10)

式(10)就是數(shù)據(jù)引腳抗擾度公式.從式(8)、(9)和(10)可知，端口電壓、正向閾值電壓、反向閾值電壓、驅(qū)動(dòng)電阻和雜波源內(nèi)阻是決定數(shù)據(jù)引腳抗擾力的關(guān)鍵因素.此類(lèi)引腳在中頻波段的抗擾度隨頻率增大緩慢減弱到最小值，然后基本不變.

需要說(shuō)明的是，注入數(shù)據(jù)引腳的雜波可能會(huì)進(jìn)入微控制器芯片上的其他模塊，造成其他模塊失效.在中低頻段，雜波需要首先進(jìn)入電源分配網(wǎng)絡(luò)然后進(jìn)入其它模塊.因?yàn)殡娫捶峙渚W(wǎng)路上有較多的去耦電容數(shù)據(jù)，引腳通道也有較大阻抗，所以上述到其他模塊的路徑傳輸系數(shù)會(huì)比較小.要導(dǎo)致其他模塊失效，需要遠(yuǎn)大于導(dǎo)致數(shù)據(jù)引腳功能失效的雜波強(qiáng)度.這條路徑的影響可不考慮.高頻傳輸路徑的確會(huì)造成其他模塊先失效，但這不是本文的關(guān)注頻段.對(duì)于高頻路徑影響的分析可參見(jiàn)文獻(xiàn)[12].另外，數(shù)據(jù)引腳功能失效后會(huì)導(dǎo)致其他模塊功能的失效，但無(wú)論如何微控制器的抗擾性仍由數(shù)據(jù)引腳功能決定.因此，本小節(jié)和以下各節(jié)都不考慮微控制器各模塊間的相互作用.

2.2 電源引腳的抗擾性特征值

分析雜波信號(hào)從電源引腳注入微控制器的抗擾性模型如圖5所示.VS為干擾源，Rs為干擾源的內(nèi)阻，Cdpi為注入電容，Lpkg、Rpkg、Cpkg分別為封裝的寄生電感、寄生電阻和寄生電容，CDecap為PCB板上的去耦電容，CDM為電源引腳焊盤(pán)與接地端間的片上去耦和片上寄生電容，稱(chēng)為芯片域電容.

干擾信號(hào)通過(guò)Cdpi注入到電源引腳時(shí)，一部分信號(hào)通過(guò)CDecap直接耦合到PCB接地端，一部分通過(guò)封裝直接耦合到PCB接地端或傳輸?shù)诫娫匆_焊盤(pán)再耦合到PCB接地端.而每個(gè)電源引腳焊盤(pán)存在一個(gè)閾值電壓，當(dāng)電源引腳上的電壓超過(guò)它的閾值電壓時(shí)，電源引腳功能出錯(cuò)或損壞，干擾信號(hào)的這個(gè)臨界功率值即為該頻率下電源引腳的抗擾度.

圖5 分析雜波信號(hào)從電源引腳注入微控制器的抗擾性模型

同分析數(shù)據(jù)引腳抗擾力時(shí)一樣，在分析電源引腳在低頻和中頻范圍內(nèi)的抗擾力時(shí)，Cpkg、Lpkg和Rpkg的影響很小可忽略，則電源引腳焊盤(pán)上的電壓幾乎等于電源引腳上的電壓，有

(11)

式中：αsply為雜波信號(hào)注入電源引腳的傳輸系數(shù)；ωc為截止頻率；RS為50 Ω；CDecap為 6.8 nF.

ωc由式(12)計(jì)算

(12)

αsply呈一階低通型，而ωc遠(yuǎn)小于中頻波段的ω，因此αsply在中頻波段隨頻率一階遞減，αsply可以化簡(jiǎn)為：

(13)

結(jié)合式(4)可得

(14)

式中Vth_sply為電源引腳正常工作的閾值電壓，式(14)就是電源引腳電源引腳抗擾度公式.從式(13)和(14)可知，電源引腳焊盤(pán)閾值電壓、雜波源內(nèi)阻、去耦電容和芯片域電容是決定電源引腳抗擾度的關(guān)鍵因素.而從表2里的典型取值來(lái)看，去耦電容要遠(yuǎn)大于芯片域電容，因此去耦電容將主導(dǎo)電源引腳的抗擾度，抗擾度隨去耦電容的增大而增強(qiáng).

表2 圖5部分元件數(shù)值

2.3 晶振引腳的抗擾性特征值

分析雜波信號(hào)從晶振引腳注入微控制器的抗擾性模型圖6所示.VS為干擾源，Rs為干擾源的內(nèi)阻，Cdpi為注入電容，Lpkg、Rpkg、Cpkg分別為封裝的寄生電感、寄生電阻和寄生電容，CX1為晶振輸入引腳的負(fù)載電容，Ccry為晶振的寄生電容，Cpad_X1_VDD、Cpad_X1_VSS分別為晶振輸入引腳焊盤(pán)與電源端、接地端間的耦合電容.

干擾信號(hào)通過(guò)Cdpi進(jìn)入晶振輸入引腳時(shí)，一部分信號(hào)通過(guò)CX1耦合到PCB接地端，一部分流經(jīng)晶振回到PCB接地端，剩下的通過(guò)封裝耦合到接地端或通過(guò)封裝傳輸?shù)揭_焊盤(pán)再耦合到PCB接地端.

而晶振焊盤(pán)有個(gè)閾值電壓，當(dāng)晶振焊盤(pán)電壓超過(guò)這個(gè)閾值電壓時(shí)，晶振引腳功能出錯(cuò)甚至損壞，干擾信號(hào)的這個(gè)臨界功率值即為該頻率下晶振引腳的抗擾度.

圖6 分析雜波信號(hào)從晶振引腳注入微控制器的抗擾性模型

同分析數(shù)據(jù)引腳、電源引腳抗擾力一樣，分析晶振輸入引腳在低頻和中頻范圍內(nèi)的抗擾力時(shí)，忽略Cpkg、Lpkg和Rpkg的影響，則晶振輸入引腳焊盤(pán)上的電壓幾乎等于晶振引腳上的電壓，有

(15)

式中：αX1為雜波信號(hào)注入晶振引腳的傳輸系數(shù)；RS為50 Ω；Cdpi為 4.7 pF.

ωc由(15)計(jì)算

(16)

αX1呈一階低通型，而截止頻率ωc遠(yuǎn)大于中頻波段的ω，因此傳輸系數(shù)在中頻波段近似為常數(shù).αX1化簡(jiǎn)為

(17)

結(jié)合(4)式可得

(18)

式中Vth_X1為晶振引腳正常工作的閾值電壓，式(18)就是晶振引腳抗擾度公式.從式(17)和(18)可知，注入電容、負(fù)載電容和晶振電容是決定晶振引腳抗擾度的關(guān)鍵因素.此類(lèi)引腳在中頻波段的抗擾度隨頻率變化不大，接近為常數(shù).從表3里的典型取值來(lái)看，各電容對(duì)抗擾度的重要性相近.

表3 圖6部分元件數(shù)值

3 實(shí)驗(yàn)測(cè)量結(jié)果

針對(duì)理論分析中提出的各類(lèi)引腳抗擾度頻率特性和特征值，本節(jié)通過(guò)實(shí)際測(cè)量的方法來(lái)驗(yàn)證其適用性.

3.1 對(duì)數(shù)據(jù)引腳抗擾度公式的驗(yàn)證

對(duì)四類(lèi)微控制器離晶振引腳比較遠(yuǎn)的數(shù)據(jù)引腳進(jìn)行實(shí)驗(yàn)，測(cè)試結(jié)果如圖7示.實(shí)驗(yàn)結(jié)果表明：在中頻范圍內(nèi)微控制器數(shù)據(jù)引腳的抗干擾能力隨干擾信號(hào)頻率的增大而緩慢變化，甚至不變.這與理論分析的結(jié)果吻合.

圖7 四類(lèi)微控制器數(shù)據(jù)引腳的抗擾性

為了驗(yàn)證抗擾度方程的準(zhǔn)確性，將四類(lèi)微控制器數(shù)據(jù)引腳在3 MHz(對(duì)應(yīng)曲線底部)的測(cè)試值與式(10)計(jì)算值進(jìn)行比較，如表4所示.計(jì)算抗擾度所用到的Vth_DIO的值是通過(guò)實(shí)驗(yàn)對(duì)低頻雜波測(cè)定的.原則上,Vth_DIO和后面要用到的各類(lèi)Vth，都是隨頻率變化的，不過(guò)Vth的頻率特性值得單獨(dú)研究，并且尚在研究之中，因此本文暫且使用低頻條件下的Vth來(lái)計(jì)算抗擾度.

表4 數(shù)據(jù)引腳抗擾性測(cè)試結(jié)果和估算值的比較

由表4可見(jiàn)數(shù)據(jù)引腳抗擾性的測(cè)試值和式(10)的計(jì)算結(jié)果很接近，差異在3.2 dB以內(nèi)，所以我們可以用公式(10)式來(lái)估算微控制器數(shù)據(jù)引腳的抗擾度.

3.2 對(duì)電源引腳抗擾度公式的驗(yàn)證

從式(13)可知傳遞系數(shù)αsply隨耦合電容CDecap的增大而減小，結(jié)合公式(14)式知，微控制器電源引腳抗擾力隨去耦電容CDecap的增大而增強(qiáng).CDecap位于PCB上，輕易可調(diào).因此可以通過(guò)調(diào)整去耦電容CDecap值來(lái)驗(yàn)證式(14).電源引腳抗擾力的影響，我們對(duì)微控制器DUT-2的一個(gè)電源引腳分別接0 nF、100 nF、200 nF和300 nF的去耦電容CDecap進(jìn)行四次試驗(yàn)，實(shí)驗(yàn)測(cè)試結(jié)果如圖8所示.實(shí)驗(yàn)結(jié)果表明：在低頻和中頻范圍內(nèi)微控制器電源引腳的抗干擾能力隨雜波頻率的增大按一階上翻的斜率增強(qiáng)，并且也隨去耦電容增大而增強(qiáng)，這與理論分析相一致.高頻段抗擾度隨頻率不升反降，形成孔洞結(jié)構(gòu)，這主要是由電路諧振引起的.對(duì)此類(lèi)結(jié)構(gòu)的詳細(xì)分析參見(jiàn)文獻(xiàn)[12].

圖8 DUT-2接不同去耦合電容時(shí)電源引腳的抗擾性

為了驗(yàn)證抗擾度方程的準(zhǔn)確性，將DUT-2電源引腳在0.5 MHz的測(cè)試值與式(14)計(jì)算值相比較，如表5所示.計(jì)算抗擾度所用到的Vth_sply的值是通過(guò)實(shí)驗(yàn)對(duì)低頻雜波測(cè)定的.

表5 電源引腳在0.5 MHz的抗擾性

可見(jiàn)電源引腳抗擾性的測(cè)試值和式(14)的計(jì)算結(jié)果很接近，差異在2.5 dB以內(nèi)，所以我們可以用式(14)來(lái)估算微控制器電源引腳的抗擾度.

3.3 對(duì)晶振引腳抗擾度公式的驗(yàn)證

對(duì)四個(gè)型號(hào)的微控制器的晶振輸入引腳XTAL1進(jìn)行實(shí)驗(yàn)，測(cè)試結(jié)果如圖9所示.實(shí)驗(yàn)結(jié)果表明：在低頻和中頻范圍內(nèi)微控制器晶振引腳的抗干擾能力隨干擾信號(hào)頻率的增大而變化，變化幅度要明顯比數(shù)據(jù)引腳的大.這表明作為射頻電路的振蕩器，它本身具有較明顯的本征頻率特性.而式(18)僅僅考慮了雜波傳輸網(wǎng)絡(luò)的頻率特性，沒(méi)有考慮到電路本征頻率特性，因此不能精確的描述出此類(lèi)引腳抗擾度的頻率特性.

圖9 四類(lèi)微控制器晶振引腳的抗擾性

為了進(jìn)一步確定抗擾度方程的適用性，將四類(lèi)微控制器晶振引腳在0.8 MHz的測(cè)試值與式(18)式計(jì)算值進(jìn)行比較，如表6所示.計(jì)算抗擾度所用到的Vth_x1的值是通過(guò)實(shí)驗(yàn)對(duì)低頻雜波測(cè)定的.

表6 晶振輸入引腳抗擾性測(cè)試值與估算值的比較

晶振輸入引腳抗擾性的測(cè)試值和式(18)的計(jì)算結(jié)果相比，型號(hào)DUT-2、 DUT-3、 DUT-4微控制器的差異在3.5 dB以內(nèi)，而DUT-1的差異為5.9 dB.這種差異要比前面數(shù)據(jù)引腳和電源引腳的大.重新回到圖9，可以看到在低頻波段，DUT-4的抗擾度很高.這是因?yàn)镈UT-4的時(shí)鐘引腳包含阻礙直流的電路；在高頻波段，受測(cè)部件抗擾度的順序變化劇烈；但在0.6～20 MHz 這個(gè)振蕩放大器的工作波段，四個(gè)型微控制器的抗擾度隨頻率變化較小，并且順序不變.式(18)對(duì)這四個(gè)微控制器抗擾度的排序是正確的.綜合上面的分析，式(18)只能部分地反應(yīng)出微控制器晶振引腳的抗擾度頻率特性.在振蕩放大器工作頻率范圍內(nèi)，我們可以用式(18)來(lái)對(duì)微控制器晶振引腳的抗擾度進(jìn)行粗糙的估算.

4 結(jié) 論

文章將微控制器的引腳分為數(shù)據(jù)引腳、電源引腳和晶振引腳三類(lèi)，分別對(duì)各類(lèi)引腳所表現(xiàn)的抗擾性進(jìn)行分析.文章為每類(lèi)受測(cè)引腳構(gòu)建了基于雜波傳輸路徑的抗擾性模型，根據(jù)這種模型，推導(dǎo)了各類(lèi)引腳的抗擾度特征值的公式.實(shí)驗(yàn)測(cè)量值和計(jì)算值的對(duì)比表明：在中頻波段，抗擾度公式能正確地反應(yīng)出數(shù)據(jù)引腳和電源引腳的抗擾性，也能一定程度的反應(yīng)出晶振引腳的抗擾性.對(duì)數(shù)據(jù)引腳和電源引腳，可以選擇抗擾度公式所代表的特征值來(lái)對(duì)不同型號(hào)微控制器的抗擾性進(jìn)行排序和定級(jí)，可以用抗擾度公式計(jì)算抗擾度，還可以通過(guò)調(diào)節(jié)抗擾度公式各個(gè)變量來(lái)優(yōu)化抗擾性.對(duì)晶振引腳，在計(jì)算抗擾度時(shí)還需要考慮到振蕩器本身的頻率特性，但可用抗擾度公式計(jì)算抗擾性的順序和制訂優(yōu)化方案.特征值的提出，使得不同微控制器的抗擾性有了可比性，只要比較同類(lèi)引腳抗擾度的特征值就可以判斷不同微控制器抗擾性的強(qiáng)弱.特征值計(jì)算式的建立，則給抗擾性優(yōu)化提供了方向.誠(chéng)然，要對(duì)微控制器的總體抗擾性進(jìn)行較完整的評(píng)估還需要研究芯片上不同模塊間的高頻耦合通道，需研究多個(gè)引腳同時(shí)受擾的情況，但本文所提出的抗擾性模型和抗擾度公式反應(yīng)了微控制器抗擾性的基本面，它們是理解、比較和優(yōu)化微控制器抗擾性的有效工具.

[1] 李 君, 萬(wàn)里兮, 廖 成, 等. 系統(tǒng)級(jí)封裝新型埋入式電源濾波結(jié)構(gòu)的研究[J]. 電波科學(xué)學(xué)報(bào), 2009, 24(3): 446-451.

LI Jun, WANG Lixi, LIAO Chen, et al. A novel embedded power filter structure research in system-in-package[J]. Chinese Journal of Radio Science, 2009, 24(3): 446-451.(in Chinese)

[2] 趙勛旺, 張 玉, 梁昌洪. 艦載多天線系統(tǒng)電磁兼容性分析[J]. 電波科學(xué)學(xué)報(bào), 2008, 23(2): 252-256.

ZHAO Xunwang, ZHANG Yu, LIANG Changhong. Fast EMC analysis of multiple shipborne antennas system[J]. Chinese Journal of Radio Science, 2008, 23(2): 252-256.(in Chinese)

[3] IEC TC/SC 74A (2012) Working Documents [R/OL]. [2012-09-07]http://www.iec.ch, 2012.

[4] RICHARDSON R E, PUGLIELLI V G, AMADORI R A. Microwave interference effect in bipolar transistors[J]. IEEE Transactions on EMC, 1975, 17(4): 216-219.

[5] BAFFREAU S, BENDHIA S, RAMDANI M, et al. Characterisation of microcontroller susceptibility to radio frequency interference[C]// IEEE International Caracas Conference on Devices, Circuits and Systems. Aruba, 2002: 1031.

[6] ICHIKAWA K, INAGAKI M, SAKURAI Y, et al. Simulation of Integrated circuit immunity with LECCS model[C]//17th Annual Zurich Symposium on Electromagnetic Compatibility. Singapore, February 27 2006-March 3, 2006: 308-311.

[7] BOYER A, BENDHIA, SICARD E. Modelling of a direct power injection aggression on a 16 bit microcontroller input buffer[C]//EMC Compo. Turin, 2007: 35-39.

[8] ALAELDINE A, PERDRIAU R, RAMDANI M, et al. A direct power injection model for immunity prediction in integrated circuits[J]. IEEE Transactions on Electromagnetic Compatibility, 2008, 50: 52-62.

[9] WAN F, DUVAL F, CAO H, et al. Increase of immunity of microcontroller to conducted continuous-wave interference by detection method[J]. Electronics Letters, 2010, 46(16): 1113-1114.

[10] GROS J, DUCHAMP G, LECANT J, et al. Control of the electromagnetic compatibility: an issue for IC reliability[J]. Microelectronics Reliability, 2011, 51(9): 1493-1497.

[11] IEC TC/SC 74A. Integrated Circuits Measurement of Electromagnetic Immunity-Part 4: Direct RF Power Injection Method[S]. IEC Standard 62132-4, 2006.

[12] SU T, URGER M, STEINECKE T, et al. Using error-source switching(ESS) concept to analyze the conducted radio frequency electromagnetic immunity of microcontrollers[J]. IEEE Transactions on Electromagnetic Compatibility, 2012, 54(3): 634-645.