一種應(yīng)用于線列TDI型紅外焦平面的數(shù)字化讀出電路

尹士暢，喻松林，于 艷

(華北光電技術(shù)研究所，北京100015)

1 引言

近年來(lái)，為了提高紅外焦平面陣列輸出信號(hào)的信噪比，以及線列型焦平面陣列的掃描速度，人們?cè)絹?lái)越傾向于在讀出電路的選擇上采用時(shí)間延遲積分TDI(time delay integration)的結(jié)構(gòu)［1－3］。同時(shí)逐次逼近(successive approximation register，SAR)型 ADC也由于其轉(zhuǎn)換速率快、面積小、功耗低在許多便攜式以及低功耗場(chǎng)合中應(yīng)用越來(lái)越廣泛。本文提出了一種將SAR型ADC應(yīng)用于線列TDI型紅外焦平面的電路設(shè)計(jì)，并通過(guò)電路仿真得到了很好的結(jié)果。

2 TDI結(jié)構(gòu)和逐次逼近型ADC的簡(jiǎn)介

2．1 TDI

TDI的結(jié)構(gòu)如圖1所示，TDI結(jié)構(gòu)需要一行n個(gè)紅外探測(cè)器像元，其中n表征TDI的級(jí)數(shù)。在線列型紅外焦平面陣列在掃描的過(guò)程中，該n個(gè)紅外探測(cè)器像元在不同的時(shí)刻探測(cè)同一位置，最后將n個(gè)探測(cè)器像元的信號(hào)累加［4－6］。我們總是假定在不同的時(shí)間內(nèi)，各個(gè)像元上的噪聲都是非相關(guān)噪聲，那么根據(jù)多相關(guān)采樣原理，經(jīng)過(guò)n個(gè)像元的數(shù)據(jù)累加之后，總信號(hào)的信噪比是單個(gè)像元信噪比的倍，從而提高了信號(hào)的信噪比。雖然是多個(gè)像元的數(shù)據(jù)的累加，但是通過(guò)在TDI結(jié)構(gòu)中插入存儲(chǔ)單元(可以是模擬存儲(chǔ)或者是數(shù)字存儲(chǔ))，便構(gòu)成了流水線結(jié)構(gòu)，使得數(shù)據(jù)的輸出速率很高，整個(gè)系統(tǒng)的掃描頻率也可以提高。

圖1 TDI結(jié)構(gòu)圖

2．2 SAR 型ADC

SAR型ADC是眾多ADC結(jié)構(gòu)中的一種，該結(jié)構(gòu)的ADC最大的特點(diǎn)就是面積小、低功耗并且轉(zhuǎn)換速率相對(duì)比較高。該結(jié)構(gòu)通過(guò)特定的搜索算法來(lái)逐步確定轉(zhuǎn)換后的數(shù)字量的各位的權(quán)重值，從而完成一次模數(shù)轉(zhuǎn)換。最基本的逐次逼近型的結(jié)構(gòu)如圖2所示。

圖2 SAR型ADC結(jié)構(gòu)圖

該結(jié)構(gòu)由一個(gè)比較器、一個(gè)采樣保持器和一個(gè)DAC組成。在圖2的結(jié)構(gòu)中DAC通常選擇用電容陣列來(lái)實(shí)現(xiàn)。但是常規(guī)的電容陣列較大，造成面積和功耗相對(duì)較高，難以很好地集成在紅外焦平面讀出電路內(nèi)。同時(shí)考慮電容匹配受到工藝的限制，該類型的ADC位數(shù)增加時(shí)引起的非線性等因素，都限制了常規(guī)的SAR型ADC在紅外焦平面讀出電路中的使用。

3 兩步式ADC的TDI結(jié)構(gòu)

3．1 兩步式權(quán)重搜索算法

兩步式逐次逼近［7］的原理如圖3所示，與基本的逐次逼近型的ADC不同，該結(jié)構(gòu)中每個(gè)電容的信號(hào)輸入端由原來(lái)的兩個(gè)輸入增加到四個(gè)輸入0 V

圖3 兩部式逐次逼近ADC原理

在采樣階段，首先SW1導(dǎo)通，通過(guò)采樣電容進(jìn)行電壓采樣。在采樣完成后，打開(kāi)SW1，閉合SW0，對(duì)于C6參考電壓選擇VREFP2，其余電容參考電壓選擇為VGND，如果比較器輸出為1，則獲得D11的權(quán)重值為1，否則為0。依照此方法按照從高到低的順序依次獲得高6位的權(quán)重值。在獲得了高6位的數(shù)據(jù)之后，按照從高位到低位的次序依次獲得各數(shù)據(jù)位的權(quán)重，具體方法為:如果D11為1，則參考電壓選擇VREFP1，如果D11為0，則參考電壓選擇為 VREFP1，此時(shí)比較器的輸出值即為D5的權(quán)重值。同時(shí)在D11為1的情況下，如果D5為1，則C6的輸入接所選擇的參考電壓為VREFP1，如果D5為0，則將該電容接VGND;相反，在D11為0的情況下，如果D5為1，則C6的輸入接所選擇的參考電壓為VREFN1，如果D5為0，則將該電容接VGND。按照此算法，便可以依次搜索低幾位的權(quán)重值直到得出數(shù)字轉(zhuǎn)換值。

該種結(jié)構(gòu)的最大的特點(diǎn)就是通過(guò)電容的復(fù)用極大的減小了電容的面積，從而降低了SAR型ADC的動(dòng)態(tài)功耗［8］，使得該結(jié)構(gòu)可以很好的應(yīng)用于紅外焦平面的數(shù)字化電路中。分析SAR型ADC的功耗主要在于電容陣列的動(dòng)態(tài)功耗和比較器的功耗。其中電容陣列的最大功耗為:

經(jīng)過(guò)電容復(fù)用的電容陣列，單位電容C選為50 fF，SMIC18工藝下電源電壓 VDD選為1．8 V，在轉(zhuǎn)換速率 f為500 kHz的情況下，電容最大功耗PCmax為0．7μW，電容功耗只相當(dāng)于文獻(xiàn)［9］中的常規(guī)搜索方法的幾百分之一，極大地降低了電容陣列的動(dòng)態(tài)功耗。相比較文獻(xiàn)［7］中的設(shè)計(jì)，由于只設(shè)計(jì)了12位的ADC，因此可以保證參考源的精度要求，從而減少了校準(zhǔn)電路的開(kāi)銷。

3．2 SAR型ADC構(gòu)成的TDI結(jié)構(gòu)

傳統(tǒng)的TDI結(jié)構(gòu)是通過(guò)在模擬域?qū)⑾裨盘?hào)的信息相疊加的方法，提高整個(gè)焦平面陣列的性噪比。本文以1024×32元的TDI為例，采用的結(jié)構(gòu)如圖4所示，TDI的處理部分在數(shù)字域完成?？紤]到32級(jí)TDI可以提高 4倍的信噪比，故設(shè)計(jì)中采用12 bit的SAR型ADC，該ADC依次對(duì)單個(gè)顯示像元所對(duì)應(yīng)的32個(gè)物理像元進(jìn)行模數(shù)轉(zhuǎn)換，然后將各個(gè)像元的值在數(shù)字域進(jìn)行疊加，疊加結(jié)果以16 bit輸出。該結(jié)構(gòu)不但實(shí)現(xiàn)了長(zhǎng)波器件在較短的積分時(shí)間內(nèi)完成模數(shù)轉(zhuǎn)換的功能，同時(shí)降低了由于ADC在轉(zhuǎn)換過(guò)程中帶來(lái)的噪聲的影響。相比較傳統(tǒng)的在模擬域進(jìn)行數(shù)字TDI的方法，減少了模擬域的加法器和除法器的各種誤差所帶來(lái)的精度和噪聲方面的影響，更好地降低了整個(gè)系統(tǒng)的功耗的同時(shí)完成了整個(gè)系統(tǒng)的數(shù)字化讀出。而且，由于轉(zhuǎn)換時(shí)間快，轉(zhuǎn)換結(jié)果在數(shù)字域存儲(chǔ)，對(duì)于Memory部分稍加改動(dòng)就可以完成長(zhǎng)波器件的多小幀積分，對(duì)于長(zhǎng)波器件難以實(shí)現(xiàn)長(zhǎng)時(shí)間積分提供了新的思路。

圖4 SAR型ADC整體結(jié)構(gòu)

4 仿真結(jié)果分析

4．1 線性度分析

通過(guò)給電路加斜坡電壓來(lái)仿真整個(gè)ADC系統(tǒng)的線性度，如圖5所示為整個(gè)ADC的微分非線性，在整個(gè)16 bit的碼值輸出范圍，ADC的DNL都可以保持在±1 LSB的范圍內(nèi)，從而可以很好地保持系統(tǒng)的單調(diào)性。

圖5 ADC的微分非線性(DNL)

整個(gè)ADC的積分非線性(INL)如圖6所示，在整個(gè)碼值的輸出范圍內(nèi)，INL都合理地控制在±1 LSB范圍內(nèi)。中間值處的非線性偏大，是由于電容陣列中的 mismatch引起來(lái)的，但是 SMIC 0．18μm工藝下，當(dāng)電容尺寸大于10μm2時(shí)精度可以達(dá)到0．03%，從而保證在12 bit的情況下，INL值不超過(guò)±1 LSB。

圖6 ADC的積分非線性(INL)

4．2 SNR 分析

通過(guò)給電路加正弦波電壓信號(hào)，電壓信號(hào)不包含噪聲信息，只測(cè)試電路的性能。采樣后的信號(hào)的頻譜如圖7所示，雖然單個(gè)ADC的采樣率可以達(dá)到1 MHz，但是對(duì)于單個(gè)像元的轉(zhuǎn)換速率只達(dá)到了30 K。從仿真結(jié)果可以看出，SFDR可以達(dá)到90 dB，整個(gè)讀出電路最高可以達(dá)到80．2 dB的信噪比。對(duì)于長(zhǎng)波器件而言，32μs的積分時(shí)間下器件的信噪比遠(yuǎn)遠(yuǎn)低于該電路的信噪比，所以讀出電路對(duì)于長(zhǎng)波線列型紅外焦平面具有很好的應(yīng)用前景。

圖7 采集信號(hào)頻譜

4．3 功耗分析

經(jīng)過(guò)仿真后，整個(gè)電路(32個(gè)物理像元，一個(gè)顯示像元)的最大功耗為230μW，其中功耗的最大來(lái)源在于比較器的功耗，由于采用了兩步式SAR型結(jié)構(gòu)，電容陣列的動(dòng)態(tài)功耗最高值為1μW，很好地驗(yàn)證了之前的理論分析。從而可以看出，該種結(jié)構(gòu)在功耗方面可以很好的滿足紅外焦平面器件低功耗的設(shè)計(jì)要求。

5 結(jié)論

通過(guò)對(duì)于兩步式SAR型ADC和長(zhǎng)波線列型紅外焦平面的技術(shù)分析，以及實(shí)際上電路上模型的仿真可以看出，將兩者相結(jié)合的讀出電路，不但完成了長(zhǎng)波積分器件在較短積分時(shí)間內(nèi)完成數(shù)字化，而且相比較模擬讀出的讀出電路電路而言，提高了精度和噪聲性能，相比較對(duì)于長(zhǎng)波線列型紅外焦平面數(shù)字化技術(shù)提供了一個(gè)新的思路。

［1］ Liu Liping．Status and trend of the readout circuit technology for IRFPA ［J］．Laser ＆ Infrared，2007，37(4):598 －600．(in Chinese)劉莉萍．紅外焦平面讀出電路技術(shù)與發(fā)展趨勢(shì)［J］．激光與紅外，2007，37(4):598 －600．

［2］ Liu Xiaolei，Yu Shonglin．Design analysis of ROIC for LWIR application ［J］．Laser ＆ Infrared，2009，39(2):119 －122．(in Chinese)劉曉磊，喻松林．長(zhǎng)波紅外焦平面讀出電路設(shè)計(jì)分析［J］．激光與紅外，2009，39(2):119 －122．

［3］ Tang Ju，LuWengao，etal．288 ×4 IRFPA ROICwith TDI［J］．Infrared Technology，2007，29(4):206 － 210．(in Chinese)唐矩，魯文高，等．具有時(shí)間延遲積分(TDI)功能的288×4紅外焦平面讀出電路［J］．紅外技術(shù)，2007，29(4):206－210．

［4］ Byunghyuk Kim，Nanyoung Yoom，et al．Novel concept of TDI readout circuit for LWIR detector［J］．Infrared Detectors and Focal Plane Arrays，2000，4028(7):166－167．

［5］ Zhongjian Chen，Wenggao Lu，et al．A CMOSTDI readout circuit for infrared focal plane array［C］．Solid-State and Integrate-Circuit Technology，2008:1765 －1768．

［6］ Zhang Yacong，Liu Dan，Lu Wengao，et al．A TDICMOS readout circuit for IRFPA with linearity improvement［C］．Solid-State and Integrate-Circuit Technology，2005:598－600．

［7］ M SShin，O K Kwon．14-bit two-step successive approximation ADC with calibration circuit for high-resolution CMOS imager［J］．Electronics Letters，2011，47(14):790－791．

［8］ Mehdi Saberi，Reza Lotfi，et al．Analysis of power consumption and linearity in capacitive digital-to-analog converters used in successive approximation ADCs［J］．Circuits and Systems，2011，56(8):1736 －1748．

［9］ 8．9-Megapixel Video Image Sensor With 14-bit Column-Parallel SA-ADC［J］．Electron Devices，2009，56(11):2380－2389．