基于高速ADC和FPGA的IR-UWB相干接收機設(shè)計?

侯春宇，郭麗莉，熊蔚明

（1.中國科學(xué)院空間科學(xué)與應(yīng)用研究中心，北京 100190；2.中國科學(xué)院大學(xué)，北京 100190）

基于高速ADC和FPGA的IR-UWB相干接收機設(shè)計?

侯春宇1，2，??，郭麗莉1，熊蔚明1

（1.中國科學(xué)院空間科學(xué)與應(yīng)用研究中心，北京 100190；2.中國科學(xué)院大學(xué)，北京 100190）

為了探索超寬帶（UWB）技術(shù)的空間應(yīng)用，設(shè)計了一款脈沖無線超寬帶（IR-UWB）的全數(shù)字化相干接收機。本系統(tǒng)利用高速采樣芯片ADC08D1000對IR-UWB信號進行雙通道交織采樣，接下來利用Xilinx FPGA對采樣數(shù)據(jù)進行降速處理。按照二分搜索、相干捕獲、脈沖跟蹤的方案進行接收系統(tǒng)設(shè)計，并對該接收機進行了實際測試。最終實現(xiàn)了1 ns脈寬的IR-UWB信號的正確接收和1 Mb/s碼速率的OOK編碼通信。

衛(wèi)星通信；高速采樣；脈沖超寬帶；二分搜索；相干捕獲；脈沖跟蹤

1 引言

超寬帶（Ultra WideBand，UWB）技術(shù)以納秒級甚至亞納秒級的極窄脈沖作為傳輸載體。典型UWB信號的帶寬在吉赫以上，具有信號衰減小、穿透能力強、定位精度高等特點，在通信、成像、測量定位等領(lǐng)域備受重視。UWB通信有3種實現(xiàn)方案，分別是脈沖無線電超寬帶技術(shù)（IR-UWB）、直接序列超寬帶技術(shù)（DS-UWB）和多頻帶正交頻分復(fù)用超寬帶技術(shù)（MBOA-UWB）［1］，其中IR-UWB是典型的超寬帶實現(xiàn)方式，能很好地發(fā)揮超寬帶的特點。本文針對星載分離載荷的空間應(yīng)用，探討IR-UWB接收技術(shù)。空間環(huán)境相對地面環(huán)境，通信設(shè)備少，頻譜資源豐富，IR-UWB信號無需嚴格遵循FCC等機構(gòu)對超寬帶技術(shù)的頻譜和帶寬的限制，并且空間環(huán)境相對于地面環(huán)境簡單，多徑問題不明顯，能充分發(fā)揮UWB技術(shù)的優(yōu)勢。

在超寬帶信號的接收中，相干接收比非相干接收擁有更高的分辨率，能充分發(fā)揮超寬帶信號定位精度高等特點。本文介紹一種IR-UWB信號的快速相干接收方式，采用二分搜索、相干捕獲、脈沖跟蹤相結(jié)合的方案。本系統(tǒng)采用TI公司的ADC08D1000對IR-UWB信號進行高速采樣，該采樣芯片具有高精度和低功耗等特點。硬件電路以FPGA為核心實現(xiàn)電路控制、數(shù)據(jù)處理和接收算法。

2 ADC采樣

ADC08D1000是原美國國家半導(dǎo)體公司（現(xiàn)被TI收購）推出的一款高速模/數(shù)轉(zhuǎn)換芯片，其時鐘和數(shù)據(jù)的輸入輸出均采用差分形式，典型功耗1.6 W。它具有雙通道結(jié)構(gòu)，每個通道的最高采樣率可達1.3 GHz，分辨率為8 b，雙通道交織采樣時可達到2 GHz的采樣率。同時它內(nèi)部集成1∶2復(fù)接器，輸出數(shù)據(jù)速率為采樣時鐘的二分頻。輸出時鐘DCLK用于外部器件鎖存數(shù)據(jù)，當(dāng)采用DDR（Double Data Rate）模式輸出數(shù)據(jù)時，DCLK為采樣頻率的1/4，降低進入FPGA的時鐘速率，為后續(xù)數(shù)據(jù)處理提供方便。輸出CalRun用于指示芯片的自校準狀態(tài)過程，OR用于指示輸入是否超出量程［2］。ADC08D1000的結(jié)構(gòu)如圖1所示。

圖1 ADC08D1000的結(jié)構(gòu)框圖Fig.1 The block diagram of ADC08D1000

在本系統(tǒng)中，采用串行接口配置ADC08D1000的工作模式，兩個ADC模塊都為I通道使用，進行雙通道交織采樣，采樣數(shù)據(jù)為DDR模式輸出。這樣，IR-UWB信號通過I通道進入該芯片，采樣輸出4路DDR模式數(shù)據(jù)。

3 數(shù)據(jù)采集

FPGA主要從三方面處理采樣后的數(shù)據(jù)，分別為差分信號轉(zhuǎn)單端信號、串并轉(zhuǎn)換、采樣數(shù)據(jù)轉(zhuǎn)換成二進制補碼。

ADC08D1000的采樣數(shù)據(jù)和鎖存時鐘都是以差分形式輸出的，采用LVDS-25差分信號標準。差分信號相對于單端信號在傳輸過程中具有較高的噪聲抑制功能，其較低的電壓擺幅允許差分對線擁有較高的數(shù)據(jù)傳輸速率，同時消耗的功率更小，產(chǎn)生的電磁輻射也更低，因此ADC08D1000的高速采樣數(shù)據(jù)采用差分形式傳輸是非常必要的。然而，F(xiàn)PGA內(nèi)部處理的是單端信號，于是需要將接收下來的采樣數(shù)據(jù)轉(zhuǎn)換成單端信號，可以使用Xilinx FPGA中的基元IBUFDS來實現(xiàn)。

高速采樣芯片ADC08D1000的采樣數(shù)據(jù)速率很高，為了便于FPGA的接收和處理，該芯片的采樣數(shù)據(jù)設(shè)定為DDR模式輸出。然而，F(xiàn)PGA內(nèi)部的觸發(fā)器是單邊沿觸發(fā)形式，于是需要將接收的數(shù)據(jù)轉(zhuǎn)換成SDR（Single Data Rate）模式，可以使用Xilinx FPGA中的基元IDDR來實現(xiàn)。

經(jīng)過上述的差分轉(zhuǎn)單端和串并轉(zhuǎn)換處理，數(shù)據(jù)還原為ADC08D1000的輸出編碼格式。ADC08D1000的采樣數(shù)據(jù)采用二進制線性編碼，假設(shè)采樣的滿量程為VIN，最高值＋VIN/2編碼為全1（1111 1111），最低值-VIN/2編碼為全0（0000 0000），這樣的編碼導(dǎo)致0 V在1000 0000和0111 1111之間，如圖2所示。后續(xù)的相關(guān)運算需要將采樣數(shù)據(jù)轉(zhuǎn)換成二進制補碼的形式，根據(jù)輸出編碼的特點，只需將數(shù)據(jù)的最高位取反即可得到二進制補碼形式，誤差為（1/512）Vp-p。

圖2 ADC08D1000的輸入輸出轉(zhuǎn)換特性Fig.2 Input/output transfer characteristic of ADC08D1000

脈沖發(fā)生器產(chǎn)生脈寬4 ns的連續(xù)脈沖，用ISE的在線調(diào)試軟件Chipscope觀察采樣的數(shù)據(jù)，再將采樣數(shù)據(jù)用Matlab還原并繪制出波形，如圖3（a）所示，對比圖3（b）中的示波器顯示結(jié)果能發(fā)現(xiàn)，ADC采樣的脈沖數(shù)據(jù)正確。

圖3 采樣波形和實測波形Fig.3 Sampled waveform and observed waveform

4 脈沖搜索

IR-UWB信號的占空比很低，如果直接采用相關(guān)運算準確定位IR-UWB脈沖位置，那么需要的時間和資源都很多，為了解決這一問題，選擇搜索算法與相關(guān)算法相結(jié)合的方式。這里的二分搜索算法基于能量檢測［3］，比較兩邊的能量，將能量較大一邊的采樣點繼續(xù)二分處理，直至進行能量計算的采樣點數(shù)小于設(shè)定的閾值。二分法的流程圖如圖4所示，該算法能快速定位脈沖位置，而且積分器間斷工作，降低了功耗。

圖4 脈沖搜索算法流程圖Fig.4 Flow char of pulse searching

這種間斷工作方式可能會帶來有用數(shù)據(jù)丟失的問題，為了避免這種情況，需要嚴格設(shè)計時序，保證在二分搜索的同時不丟掉任何有用數(shù)據(jù)。

本系統(tǒng)中，ADC08D1000的單路采樣頻率為1 GHz，總體采樣頻率2 GHz，IR-UWB信號的重復(fù)頻率為1 MHz，脈沖寬度1 ns，占空比為0.1％。

用ISE的Chipscope組件進行在線調(diào)試，運行結(jié)果如圖5所示，其中的3個信號sm-div-cnt1、smdiv-cnt2和sm-div-cnt3分別表示前段積分的長度、后段積分的長度和中間停止積分的長度。當(dāng)search-ce信號到來時，開始進行搜索，積分的長度不斷減小，直至找到脈沖的位置。圖5（a）中的線圈是二分搜索算法標識出的脈沖出現(xiàn)的時刻，其中（b）圖中顯示了標志信號與實際的脈沖位置對比，可見該算法能搜索到脈沖出現(xiàn)的位置。

圖5 二分搜索算法的運行結(jié)果Fig.5 The operating result of binary search algorithm

5 相干捕獲

當(dāng)搜索算法找到脈沖的大體位置之后，用模板在脈沖出現(xiàn)的該位置逐點進行相關(guān)運算［4］，如下式所示：

其中，y（n）表示本地脈沖模板，x（n）表示接收的數(shù)據(jù)，根據(jù)相關(guān)值r（m）捕獲到脈沖的具體位置。

該系統(tǒng)中，采樣數(shù)據(jù)經(jīng)過串并轉(zhuǎn)換后，共有8路數(shù)據(jù)，捕獲到脈沖位置不僅是捕獲到脈沖出現(xiàn)的時刻，而且要找出脈沖出現(xiàn)在哪路數(shù)據(jù)中。

上述算法在后仿時會出現(xiàn)明顯的時鐘抖動，為了減少時鐘延時抖動的影響，將采樣數(shù)據(jù)再次降速處理，轉(zhuǎn)換成16路并行的125 MHz數(shù)據(jù)，用Chipscope進行在線調(diào)試，運行結(jié)果如圖6所示。圖中線圈標志出的signal-flag信號標志出了脈沖出現(xiàn)的位置，即準確捕獲到脈沖的時刻；圖中線圈標志出的signal-index信號為7，表示脈沖采樣數(shù)據(jù)在16路中的第7路開始。觀察圖中的采樣數(shù)據(jù)，signal-flag和signal-index兩個信號聯(lián)合在一起能準確捕獲到脈沖位置，同時也能計算出捕獲到脈沖的具體時刻。

圖6 相干算法的運行結(jié)果Fig.6 The operating result of coherent algorithm

6 脈沖跟蹤

該系統(tǒng)的采樣時鐘和脈沖發(fā)送端的時鐘有偏差，在捕獲到脈沖后，需要對脈沖進行跟蹤，才能不丟失脈沖。

該系統(tǒng)中數(shù)據(jù)以16路并行的方式處理，這樣處理采樣數(shù)據(jù)周期為125 MHz。這里設(shè)計的脈沖跟蹤方案的調(diào)整范圍為±8路采樣數(shù)據(jù)，即跟蹤范圍為-8～＋8 ns的時鐘偏差。具體的脈沖跟蹤流程如圖7所示。脈沖跟蹤過程一直伴隨系統(tǒng)運行。

圖7 脈沖跟蹤的流程圖Fig.7 Flow chat of pulse tracking

用Agilent 81130A脈沖碼型發(fā)生器產(chǎn)生脈寬1 ns重復(fù)頻率為1 MHz的連續(xù)UWB脈沖。該接收機接收此脈沖序列，并用ISE的在線調(diào)試工具Chipscope觀察脈沖跟蹤的過程。這里設(shè)定丟失脈沖計數(shù)閾值為4，如圖8所示。

圖8 脈沖跟蹤算法的跟蹤過程Fig.8 Process of pulse tracking

圖8中的sm-syn-thre信號為脈沖跟蹤周期的計數(shù)器，signal-flag信號還是作為脈沖出現(xiàn)的標志。圖8中左下方的線圈1標識出該系統(tǒng)連續(xù)丟失了4個脈沖，隨后sm-syn-thre信號做出調(diào)整，如上面的線圈2所示，調(diào)整一個周期之后，該系統(tǒng)再次捕獲到脈沖，如右下方的線圈3所示。這3個線圈展示了脈沖跟蹤的整個過程。

該接收系統(tǒng)連續(xù)運行的結(jié)果如圖9所示，其中signal-flag信號標識出該接收器識別的連續(xù)脈沖序列。

圖9 脈沖跟蹤算法的運行結(jié)果Fig.9 The operating result of pulse track algorithm

接下來進行UWB脈沖通信，將IEEE 802.15.4a的三極性先導(dǎo)序列變換成雙極性的幀同步序列［5］。發(fā)送數(shù)據(jù)為“1110”的重復(fù)序列，用Agilent 81130A產(chǎn)生OOK編碼的脈沖序列，接收結(jié)果如圖10所示。其中線圈部分標識出了幀同步序列，后面的收發(fā)數(shù)據(jù)一致。

圖10 UWB脈沖通信Fig.10 UWB pulse communication

7 結(jié)束語

基于高速采樣芯片ADC08D1000和Xilinx FPGA Virtex-4，設(shè)計了IR-UWB脈沖接收機。脈沖接收過程遵循脈沖搜索、相干捕獲和脈沖跟蹤的步驟。該接收方案通過串并轉(zhuǎn)換降低數(shù)據(jù)處理速度，從而降低對FPGA的要求；采用二分搜索算法快速定位脈沖位置，同時積分器間斷工作，大大降低了功耗；采用相干算法，實現(xiàn)了IR-UWB信號的精準接收；最后配合脈沖跟蹤，解決了收發(fā)端的時鐘偏差問題，實現(xiàn)了對1 ns脈寬的IR-UWB信號的OOK編碼序列的相干接收。

受限于系統(tǒng)的采樣頻率，該接收機只能接收脈寬1 ns及以上的UWB脈沖；這里的FPGA采用的XC4VLX15是一款低端產(chǎn)品，速度和資源都很受限，目前系統(tǒng)的數(shù)據(jù)速率為1 Mb/s。該系統(tǒng)整個設(shè)計思路清晰完整，在此基礎(chǔ)上提高硬件指標，可以獲得更好的接收性能。同時，該系統(tǒng)的脈沖接收結(jié)果可以計算得出接收脈沖的具體時刻，這樣該系統(tǒng)可以擴展為超寬帶的通信測距一體機。

［1］涂春江.超寬帶通信收發(fā)機研究［D］.北京：清華大學(xué)，2005. TU Chun-jiang.Studies on the Transceivers for Ultra Wideband Communications［D］.Beijing：Tsinghua University，2005.（in Chinese）

［2］陸浩，王振占.基于高速ADC和FPGA的寬帶數(shù)字相關(guān)器設(shè)計［J］.計算機工程與設(shè)計，2011（3）：867-869，891. LU Hao，W ANG Zhen-zhan.Design of digital-correlator based on high-speed ADC and FPGA［J］.Computer Engineering and Design，2011（3）：867-869，891.（in Chinese）

［3］張欣宇.脈沖超寬帶同步技術(shù)的研究［D］.哈爾濱：哈爾濱工業(yè)大學(xué)，2008. ZHANG Xin-yu.Research on Impulse UWB Synchronization Techniques［D］.Harbin：Harbin Institute of Technology，2008.（in Chinese）

［4］Blanton M B.An FPGA Software-Defined Ultra Wideband Transceiver［D］.Black Sburg，VA：Virginia Polytechnic Institute and State University，2006.

［5］喬貝貝，熊蔚明.適用于超寬帶通信測距復(fù)合系統(tǒng)的同步機制［J］.電訊技術(shù)，2011，51（11）：53-57. QIAO Bei-bei，XIONG Wei-ming.A Synchronization Scheme for IR-UWB Communication on ranging Systems［J］.Telecommunication Engineering，2011，51（11）：53-57.（in Chinese）

侯春宇（1986—），女，河北唐山人，2010年于吉林大學(xué)獲通信工程專業(yè)學(xué)士學(xué)位，現(xiàn)為中國科學(xué)院空間科學(xué)與應(yīng)用研究中心碩士研究生，主要從事超寬帶信號的接收技術(shù)研究；

HOU Chun-yu was born in Tangshan，Hebei Province，in 1986.She received the B.S.degree in Communication Engineering from Jilin University in 2010.She is now a graduate student.Her research concerns receiving techniques of ultra-wideband.

Email：houchunyu369＠163.com

郭麗莉（1971—），女，黑龍江綏化人，現(xiàn)為中國科學(xué)院空間科學(xué)與應(yīng)用研究中心高級工程師，主要研究方向為衛(wèi)星通信及軟件無線電；

GUO Li-li was born in Suihua，Heilongjiang Province，in 1971.She is now a senior engineer.Her research concerns satellite communication and software radio.

Email：guoll＠nssc.ac.cn

熊蔚明（1963—），男，北京人，理學(xué)博士，中國科學(xué)院空間科學(xué)與應(yīng)用研究中心研究員，2007年入選中國科學(xué)院“百人計劃”，主要研究方向為空間通信系統(tǒng)、電子系統(tǒng)的總體策劃、詳細設(shè)計和工程應(yīng)用。

XIONG Wei-ming was born in Beijing，in 1963.He is now a researcher with the Ph.D.degree and also a“100 Talent Project”member of the Chinese Academy of Science.His research concerns the overall system design，the detail design and the engineering application of space communication systems.

Email：xwm＠nssc.ac.cn

Design of an IR-UWB Coherent Receiver Based on High-Speed ADC and FPGA

HOU Chun-yu1，2，GUO Li-li1，XIONG Wei-ming1
（1.Center for Space Science and Application Research，Chinese Academy of Sciences，Beijing 100190，China；2.University of Chinese Academy of Science，Beijing 100190，China）

In order to investigate the application of ultra wide-band（UWB）for satellite communication，a digital coherent receiver is designed for impulse radio ultra wide-band（IR-UWB）.In the system，dual-channel-interleaved-sampling is used to digitize the analog IR-UWB by a high-speed ADC（ADC08D1000），and the sampled data is decelerated by Xilinx FPGA.IR-UWB signal is received through binary-searching，coherent capturing and pulse tracking.The receiver is tested and the result shows it can receive 1ns UWB pulse accurately and communicate at 1Mb/s.

satellite communication；high-speed sampling；IR-UWB；binary search；coherent capture；pulse track

houchunyu369＠163.com

TN914.2

A

1001-893X（2013）05-0603-05

10.3969/j.issn.1001-893x.2013.05.015

2012-11-28；

2013-03-12 Received date：2012-11-28；Revised date：2013-03-12

??

houchunyu369＠163.com