異步控制電路的設(shè)計方法研究

福建省武平縣盛豐石礦有限公司 鐘成華

異步控制電路的設(shè)計方法研究

福建省武平縣盛豐石礦有限公司 鐘成華

本文以異步電路作基礎(chǔ)，參照現(xiàn)階段異步控制電路所選用的描述機制對其設(shè)計方法進行有效劃分，主要有基于CSP原理之下的設(shè)計方法以及基于Petri網(wǎng)之下的設(shè)計方法還有以有限狀態(tài)機為基礎(chǔ)的設(shè)計方法等等。同時對上述幾種設(shè)計方法其各自優(yōu)缺點進行認真比較，并結(jié)合現(xiàn)下的邏輯實現(xiàn)技術(shù)以及相應(yīng)的直接映射技術(shù)，對未來一段時間內(nèi)的異步控制電路所選用的設(shè)計方法進行詳細的探究與討論。

設(shè)計方法；邏輯綜合CSP原理；有限狀態(tài)機；異步電路

應(yīng)該說，我國對異步電路已經(jīng)做了很長時間的研究，但是因其自身理論相對比較復(fù)雜，再加上缺乏科學(xué)、合理的設(shè)計方法還有驗證手段，所以導(dǎo)致整個研究工作進展比較緩慢。但與此同時，在同一時間內(nèi)被提出的同步電路，因其原理相對簡單，工程設(shè)計手段比較豐富，逐漸的發(fā)展成為當前集成電路設(shè)計過程中的主要模式。而隨著電路規(guī)模的不斷擴大以及設(shè)計主頻的日益提高還有制造工藝的諸多限制，造成同步電路在使用過程中，以往的連線延遲以及時鐘負載等問題變得日益突出，此外在其設(shè)計方法上也存在著諸多問題，這就是的同步電路在改善和健全其性能方面邊等愈來愈困難。在這種情況之下，做好對異步電路的研究工作就變得越來越重要。

一、異步電路的基本分類

相比較同步電路來說，當下電路的運行狀態(tài)往往儲存在特定寄存器中，它本身所進行的下一步狀態(tài)往往是由當前運行狀態(tài)同相應(yīng)輸入信號再經(jīng)過固定邏輯組合計算之后得到的，并在時鐘作用下經(jīng)其上沿逐漸保存至特定寄存器中。因此所采取的時鐘頻率往往會大于關(guān)鍵路徑長度。而異步電路則會選擇使用內(nèi)部模塊之間的相應(yīng)握手信號來替代所有的時鐘信號，并在不同模塊之間進行自主通信，以完成相應(yīng)計算。

依據(jù)相關(guān)的電路延遲模型以及電路同其它外部環(huán)境之間所產(chǎn)生的交互模式，可以將異步控制電路劃分成為延遲無關(guān)電路以及速度無關(guān)電路，還有準延遲無關(guān)電路和Huffman電路等等。

1.延遲無關(guān)電路

所謂的延遲無關(guān)電路是基于傳統(tǒng)的無限慣性延遲以及相應(yīng)的線延遲模型，結(jié)合輸入/輸出模型來確保整條線路實現(xiàn)其功能，并在完成請求/應(yīng)答等操作時所選擇使用的兩段雙軌編碼專業(yè)握手協(xié)議以及四段雙軌編碼專業(yè)握手協(xié)議。在這個環(huán)節(jié)中，為了確保延遲無關(guān)其相應(yīng)特性，運行電路往往需要已經(jīng)確認完成檢測的電路來對上一段運行過程中所發(fā)送的信息數(shù)據(jù)進行有效判定。延遲電路在運行中，其實際處理速度可以達到規(guī)定的平均效率。但因為在發(fā)生動作時，需要引入相對較為復(fù)雜的專用控制電路，所以致使其額外面積開銷較大。對于那些小規(guī)模電路，如果使用的控制電路太過復(fù)雜，那么就使得成本明顯增加，比較不經(jīng)濟。另外對于常用的一些電路基本模塊，因其不具備相應(yīng)的延遲無關(guān)性，所以無法將其應(yīng)用到現(xiàn)階段的延遲無關(guān)電路中。只能選擇使用反相器以及C門等一些相對簡單的電路單元應(yīng)用到電路模塊中。但是為了能夠?qū)崿F(xiàn)和滿足復(fù)雜電路結(jié)構(gòu)，往往在其運行過程中使用其它專用的延遲假設(shè)模塊，不過需要注意的是使用的這些電路模塊，其相應(yīng)的接口電路是無法實現(xiàn)延遲的。

2.Huffman電路

從某種程度上說，可以將這種電路看成是反饋回路以及組合邏輯電路等組合體。其中它內(nèi)部的組合邏輯電路是一種以有限慣性為基礎(chǔ)的線延遲模型；而相應(yīng)的反饋回路則是以無限慣性為基礎(chǔ)的反饋延遲模型。另外，這種電路在運行過程中往往選擇使用較為傳統(tǒng)工作模式來完成和實現(xiàn)相應(yīng)的電路功能。依據(jù)當前電路行為假設(shè)存在的不同，可以將其劃分成為以單輸入變化為基礎(chǔ)的Huffman電路以及猝發(fā)模式Huffman電路等。這種電路其內(nèi)部結(jié)構(gòu)優(yōu)勢就是在于運行過程中比較容易實現(xiàn)自動綜合。而它所存在的問題就是所選擇的電路延遲模型，往往決定了其運行過程中處于一種最差效率之下，而且還無法使用層次化電路對其進行設(shè)計。另外在運行中，為了能夠有效的處理毛刺所采取的冗余邏輯常是的這中異步電路在專業(yè)測試過程中變得愈發(fā)困難了。

3.準延遲無關(guān)電路

這種電路其實是在傳統(tǒng)延遲無關(guān)電路的專用基本模型之上，通過假設(shè)其相應(yīng)分叉線來判定其延遲是相等的一種電路。對于該電路來說，如果將線延遲納入到內(nèi)部門延遲中，那么就可以依據(jù)一定標準和方法得出與其相等同的速度無關(guān)電路。在運行過程中，它所存在的問題主要是無法對電路分叉線所產(chǎn)生的延遲約束進行有效控制。

4.速度無關(guān)電路

該電路是以無限慣性為基礎(chǔ)的門延遲模型，并選擇使用相應(yīng)的輸入/輸出模型來確保實現(xiàn)和完成電路功能，因此它運行長的線延遲是可以被忽略的。此外速度無關(guān)結(jié)構(gòu)其真正的優(yōu)勢就是通過使用多種功能模塊來對電路進行綜合。而它所存在的問題就是在當前所使用的深亞微米技術(shù)來說的，由于該工藝是以線延遲做主導(dǎo)的，所以傳統(tǒng)的延遲假設(shè)往往無法在該電路中使用。另外傳統(tǒng)的延遲模型在使用過程中，還會從一定程度上增加一些不必要的成本。

圖1 基于CSP的異步控制電路設(shè)計流程

圖2 基于Petri網(wǎng)的異步控制電路設(shè)計流程

圖3 基于有限狀態(tài)機的異步控制電路設(shè)計流程

二、異步電路的相應(yīng)設(shè)計方法

依據(jù)現(xiàn)階段異步電路的實際分類及其描述機制存在的不同，可以將其設(shè)計方法劃分成為以CSP原理為基礎(chǔ)的設(shè)計方法以及基于Petri網(wǎng)環(huán)境之下的設(shè)計方法還有一有限狀態(tài)機為基礎(chǔ)的設(shè)計方法等等。

1.基于CSP的設(shè)計方法

這種設(shè)計方法主要選擇使用Balsa以及Tangram還有CHP等一些專業(yè)的異步描述語言，來對控制電路運行行為進行有效描述的通訊進程。由于這種方法大都選擇使用相應(yīng)的語法驅(qū)動轉(zhuǎn)換器來對延遲無關(guān)以及一些準延遲無關(guān)電路進行有效處理的，所以它的復(fù)雜程度還有使用的描述文件往往形成一種線性關(guān)系。當前這種設(shè)計方法主要應(yīng)用于大規(guī)模集成電路的控制設(shè)計只能怪。其流程如圖1所示。

這種設(shè)計方法主要包括英國著名的曼徹斯特大學(xué)所開發(fā)應(yīng)用的Balsa系統(tǒng)以及美國加州理學(xué)院所提出研究的專業(yè)的CAST工具鏈，此外還包括倫敦大學(xué)所提提出設(shè)計的關(guān)于延遲無關(guān)電路專用的工具鏈等等。應(yīng)該說，這種方法其真正的優(yōu)點就是能夠運行過程中，對電路進行較高層次描述，并盡可能的挖掘和發(fā)揮異步電路中的并行性。但其也存在諸多缺點：

（1）在設(shè)計過中，無法使用專業(yè)的全局優(yōu)化技術(shù)，因此設(shè)計之后得電路其運行效率不高。

（2）所使用的CSP描述語言其語法晦澀難懂，很難準確，簡單的將電路運行過程中的各種事件關(guān)系顯式出來。換句話說就是很難將各電路信號之間所存在的時序關(guān)系有效的說明。

（3）所使用的EDA工具其因存在一定缺陷，致使其在設(shè)計過程很難得到廣泛應(yīng)用。

2.基于Petri網(wǎng)環(huán)境下的設(shè)計方法

這種方法主要使用專業(yè)的LPN以及STG還有CD等技術(shù)對控制電路進行相應(yīng)描述，然后利用可達性分析以及相應(yīng)的狀態(tài)編碼還有邏輯分解等技術(shù)來映射和求得相應(yīng)的速度無關(guān)異步電路或者是時延電路。它具體的操作流程如圖2所示。

這種設(shè)計方法主要有西班牙著名的巴塞羅那大學(xué)所設(shè)計的Petrify以及美國加州大學(xué)所開發(fā)的SIS還有英國斯坦福大學(xué)所應(yīng)用的SYN等等。由于這種設(shè)計方法相對比較成熟，因此應(yīng)用相對廣泛。其優(yōu)點就是可以在較低層次的邏輯層對運行電路進行相應(yīng)描述，并通過使用相應(yīng)時序信息來對其進行專業(yè)優(yōu)化，從而形成一種較為高校的專用電路結(jié)構(gòu)。但其也存在著諸多缺點：

（1）由于在設(shè)計中選擇使用的是無限門延遲模型，因此從某種程度上可以將線延遲忽略掉，從而增加了一些不必要的開支。另外相對于所使用的沈亞微米技術(shù)來說，因線延遲致使整個線路中的延遲假設(shè)都不能被使用。

（2）所需要的描述層次相對較低，而且在線路運行過程因電路信號出現(xiàn)變遷，所以無法對一些大規(guī)模型的電路進行有效描述。

3.以有限狀態(tài)機為基礎(chǔ)的設(shè)計方法

這種設(shè)計方法主要選擇使用有限狀態(tài)機以及猝發(fā)模式狀態(tài)機還有相應(yīng)的猝發(fā)模式狀態(tài)機來對整條電路所進行的行為進行有效描述，然后通過使用狀態(tài)歸約以及狀態(tài)賦值還有邏輯綜合等方法來分別映射求得相應(yīng)的Huffman電路還有猝發(fā)模式電路。它的基本流程圖如圖3所示。

三、總結(jié)

文章以電路延遲模型以及電路同其它外部環(huán)境之間所產(chǎn)生的交互模式為基礎(chǔ)，來對異步電路進行有效劃分。并結(jié)合運行原理對其進行相應(yīng)的描述和介紹，為以后的異步電路研究提供了所需的理論基礎(chǔ)。

[1]任洪廣,石偉,王志英,蘇博,王友瑞.異步集成電路設(shè)計方法綜述[J].計算機輔助設(shè)計與圖形學(xué)學(xué)報,2011(03).

[2]王兵,彭瑞華,王琴.一種基于Muller流水線的異步流水線物理實現(xiàn)流程[J].上海交通大學(xué)學(xué)報,2008(07).

[3]郭陽,肖嶸.基于去同步技術(shù)的異步8051設(shè)計與實現(xiàn)[J].計算機工程與應(yīng)用,2008(04).

[4]阮堅,戴葵,王志英.固定型故障完全可測異步控制電路設(shè)計[J].計算機工程與科學(xué),2009(07).

[5]阮堅,王志英,王蕾,李勇.大規(guī)模Burst Mode異步控制電路分解與綜合[J].計算機科學(xué),2009(02).

[6]石偉,任洪廣,王志英,陸洪毅,王友瑞,蘇博.AFMC:一種新的異步電路設(shè)計自動化流程[J].計算機研究與發(fā)展,2011(04).

book=0,ebook=32