一種高性能的低壓CMOS帶隙基準(zhǔn)電壓源的設(shè)計

安勝彪，侯 潔，魏月婷，陳書旺，文環(huán)明

（河北科技大學(xué)信息科學(xué)與工程學(xué)院，河北石家莊 050018）

一種高性能的低壓CMOS帶隙基準(zhǔn)電壓源的設(shè)計

安勝彪，侯 潔，魏月婷，陳書旺，文環(huán)明

（河北科技大學(xué)信息科學(xué)與工程學(xué)院，河北石家莊 050018）

提出一種新型的芯片內(nèi)基準(zhǔn)電壓源的設(shè)計方案，基準(zhǔn)電壓源是當(dāng)代數(shù)?；旌霞呻娐芬约吧漕l集成電路中極為重要的組成部分。為滿足大規(guī)模低壓CMOS集成電路中高精度比較器、數(shù)模轉(zhuǎn)換器、高靈敏RF等電路對基準(zhǔn)電壓源的苛刻需要，芯片內(nèi)部基準(zhǔn)電壓源大部分采用基準(zhǔn)帶隙電壓源。研究并設(shè)計了一種低功耗、超低溫度系數(shù)和較高的電源抑制比的高性能低壓CMOS帶隙基準(zhǔn)電壓源。其綜合了一級溫度補(bǔ)償、電流反饋技術(shù)、偏置電路溫度補(bǔ)償技術(shù)、RC相位裕度補(bǔ)償技術(shù)。該電路采用臺積電（TSMC）0.18μm工藝，并利用Specture進(jìn)行仿真，仿真結(jié)果表明了該設(shè)計方案的合理性以及可行性，適用于在低電壓下電源抑制比較高的低功耗領(lǐng)域應(yīng)用。

帶隙；基準(zhǔn)電壓源；低溫度系數(shù)；高電源電壓抑制比

集成電路技術(shù)和半導(dǎo)體工藝發(fā)展至今，特別是在深亞微米和超深亞微米CMOS技術(shù)的支持下，在數(shù)據(jù)接收系統(tǒng)、數(shù)模轉(zhuǎn)換器、電壓控制器、各種芯片的驅(qū)動以及各種測量設(shè)備中的基準(zhǔn)帶隙電壓源應(yīng)用都非常廣泛。基準(zhǔn)帶隙電壓源電路是集成電路中一個非常重要的單元模塊，其電源抑制比、溫度系數(shù)和輸出電壓的穩(wěn)定性以及功耗都直接影響了芯片甚至整個系統(tǒng)的性能，整個系統(tǒng)的優(yōu)劣往往由基準(zhǔn)電壓源的性能和精度決定。伴隨著集成電路的迅速發(fā)展，各種芯片的供電電壓越來越低，目前1.8 V及以下的電壓已被廣泛應(yīng)用。因此，供電電壓低、性能高、可靠度高的CMOS基準(zhǔn)電壓源已成為集成電路設(shè)計者們追逐的焦點。

1 國內(nèi)外發(fā)展?fàn)顩r與趨勢

國內(nèi)外對CMOS工藝的基準(zhǔn)電壓源做了大量的研究，筆者主要從以下方面進(jìn)行介紹。

1）SOC（system on chip）的主流工藝是CMOS技術(shù)，數(shù)字電路的工作電壓正在不斷降低，即使是集成在同一塊芯片上的模擬電路也要求降低工作電壓。一般的基準(zhǔn)電壓源至少工作在1.2 V以上［1］。本設(shè)計基準(zhǔn)電壓源可以工作在1 V左右。

2）在混合的集成電路的設(shè)計中，數(shù)字電路噪聲會對模擬電路造成一定的影響。所以，基準(zhǔn)電壓源應(yīng)該在較寬的范圍內(nèi)才能提高電源抑制比。文中采用的差分結(jié)構(gòu)能顯著改善電源電壓抑制比（PSRR），類似的改進(jìn)電路在1 MHz下的PSRR為49 d B，本設(shè)計的PSRR在500 k Hz下為90 d B左右。

2 高性能的低壓CMOS帶隙基準(zhǔn)電壓源分析

2.1 基準(zhǔn)帶隙電壓源的原理

圖1 基準(zhǔn)帶隙電壓源的基本原理Fig.1 Basic principle of the bandgap voltage reference

由于電源電壓VDD對VBE的影響非常小，所以，基準(zhǔn)帶隙與電源電壓的變化幾乎沒有關(guān)系。選擇合適的值便可得到零溫度系數(shù)，使輸出電壓與溫度無關(guān)［3］。由此可以看出，選擇合適的K值在電路設(shè)計中也是非常重要的。

2.2 高性能的低壓CMOS基準(zhǔn)帶隙電壓源電路結(jié)構(gòu)及分析

此設(shè)計的CMOS基準(zhǔn)帶隙電壓源的電路圖如圖2所示。

該電路由快速自啟動電路、基準(zhǔn)偏置電路、兩級差分輸入放大器電路組成。由于帶隙基準(zhǔn)電壓源的電壓偏執(zhí)電路存在2個平衡點（零點和正常工作點）［4］，為了以最快的速度使電路擺脫零點，于是在電路設(shè)計中增加了快速自啟動電路，目的就是為了使基準(zhǔn)電壓源工作在零點上，從而在很大程度上縮短了電路達(dá)到穩(wěn)定狀態(tài)的時間。電路快速自啟動由晶體管MP1，MN1，MN2以及電容C0組成。當(dāng)電路供電時，電流迅速通過MP1對電容值為0.01μF的電容C0充電。充電過程會使MN2管的柵極電壓上升，導(dǎo)致MN2管導(dǎo)通，使偏置電路迅速擺脫零工作點。

電路設(shè)計過程中，提出了一種設(shè)計新穎的電壓偏置電路，如圖3所示。為了使得到的偏置電壓盡可能受溫度影響小些，溫度補(bǔ)償電路可以抵消溫度的影響。在電路設(shè)計過程中Q1和Q0的面積比n＝3，電阻R0＝2.85 kΩ，具有溫度補(bǔ)償?shù)钠秒娐份敵龅钠秒妷菏軠囟鹊挠绊戄^小。

運算放大器電路和基準(zhǔn)電壓產(chǎn)生電路是此次電路設(shè)計中的核心部分，如圖4所示。運算放大器電路采用標(biāo)準(zhǔn)二級運算放大器，第1級采用PMOS管差分輸入，第2級采用電流源負(fù)載共源級輸出。第1級放大是由MP9和MP102個PMOS作為驅(qū)動管，MP9和MP10作為有源負(fù)載，MP8與MP11，MP17構(gòu)成電流鏡結(jié)構(gòu)。第2級放大是共源放大器，由MP17和MP11構(gòu)成，其中MN11作為驅(qū)動管，而MP17是MN11的有源負(fù)載，

基準(zhǔn)帶隙電壓源是一種基本上不依賴于溫度和電源的基準(zhǔn)電壓源，其工作的基本原理如圖1所示。同時MP17也起到鏡像電流的作用。第2級放大器能將第1級差分放大器的單端輸出信號進(jìn)行再放大，從而得到較高的電壓增益。本設(shè)計放大器工作在低壓條件下，所以采用了PMOS管作為差分輸入級，這樣既可以降低輸入共模電平，也可以使運算放大器的共模輸入范圍從零開始。如果采用NMOS管輸入的運算放大器，當(dāng)溫度很低時，反饋過來的共模電平可能會因為過低而不能使運算放大器正常工作。此外，在電路設(shè)計過程中，運算放大器還采用RC補(bǔ)償網(wǎng)絡(luò)來獲得足夠的相位裕度。在基準(zhǔn)電壓產(chǎn)生電路部分，為了使Q2和Q32條支路的電流一致，因此將R4＝R5。但是，由于R4，R5的電阻值較大，考慮到在版圖設(shè)計過程中占用面積較大，所以增加了電阻R3。這樣不僅可以實現(xiàn)2條支路上電流的匹配，還能減小版圖所占用的面積。

2.3 電路中電阻及電容參數(shù)的設(shè)定

在電路中為了獲取足夠的相位裕度和頻率補(bǔ)償，設(shè)計過程中在運算放大器輸出端的MN11管處添加了RC補(bǔ)償網(wǎng)絡(luò)。取C1＝0.3 p F，R1＝2 kΩ。為了得到輸出較穩(wěn)定的基準(zhǔn)電壓，基準(zhǔn)電壓源采用了更為巧妙的電路設(shè)計，如圖2中基準(zhǔn)電壓產(chǎn)生電路所示。由于A點的電壓和B點的電壓基本相等，都等于VEB3，加上電流流經(jīng)R4上產(chǎn)生的電壓，即可保證產(chǎn)生基準(zhǔn)電壓Vref。如果在Q3所在的支路不加電阻R6，通過仿真發(fā)現(xiàn)Q2和Q32條支路的電流很難精確相等。經(jīng)分析，由于A和B節(jié)點的電壓基本相等，在Q2支路上存在R5的分壓，2條支路電流不能精確相等［5］。為此，在Q3的支路上加了電阻R6，并且R6＝R4，這樣就保證了2條支路電流的精確相等。

為了確定電路中所加電阻的阻值，設(shè)流經(jīng)Q2，Q3的電流都為I，則有

通過對單個PNP晶體管測試，初步確定n＝8，利用式（7），經(jīng)過反復(fù)仿真最終確定R4＝12 kΩ，R5＝2.6 kΩ。由以上分析可知，為了使2條支路的電流盡可能精確相等，所以在MP8支路上加了R6，即R6＝R4＝12 kΩ。這樣既保證了2條支路在電阻方面的平衡，又使兩邊的電流盡可能完全相等。

3 仿真與測試結(jié)果分析

1）直流仿真結(jié)果（見圖5）

由圖5可知，通過HSPICE的仿真，當(dāng)電源電壓大于1.75 V時，該電路的輸出電壓為Vref＝（1.213 2±0.001 5）V。從圖5中的仿真波形可以得出，當(dāng)電源電壓在1.80 V時，該基準(zhǔn)電壓源即可達(dá)到穩(wěn)定的輸出電壓。

2）溫度系數(shù)及仿真結(jié)果的分析（見圖6）

由圖6可見該基準(zhǔn)帶隙電壓源隨溫度的變化范圍非常小，當(dāng)溫度為－55～125℃時，輸出電壓變化低于0.004 V。由此可以看出該基準(zhǔn)電源模塊的溫度系數(shù)較小，即電路中晶體管VBE和V T的匹配比較高。但在實際電路中，零溫度系數(shù)是不存在的，只有把各方因素都考慮在內(nèi)，才能在實際電路中獲得溫度系數(shù)比較低的基準(zhǔn)電壓源。

通過上述仿真結(jié)果得到溫度系數(shù)，由圖6可知，Vref＝（1.213 2±0.001 5）V，－55～125℃時，基準(zhǔn)帶隙電壓源的溫度系數(shù)為

3）電源抑制比（見圖7）

由圖7（圖中f表示頻率）可知，電源抑制比為86 dB，基本上達(dá)到了電路預(yù)先設(shè)計的要求。

4 結(jié) 論

此次結(jié)合一級溫度補(bǔ)償、電流反饋技術(shù)、偏置電路溫度補(bǔ)償技術(shù)、RC相位裕度補(bǔ)償技術(shù)，設(shè)計出了一種適用于在低電壓下、電源抑制比較高、低功耗領(lǐng)域應(yīng)用的高性能低壓CMOS基準(zhǔn)帶隙電壓源。該電路應(yīng)用的是臺積電（TSMC）0.18μm 工藝，通過Specture仿真結(jié)果表明，該電路在－55～125℃時，輸出基準(zhǔn)電壓為（1.213 2±0.001 5）V；25 ℃，1.8 V電壓下功耗為19μW；溫度系數(shù)為6.87×10－6／℃，電源抑制比為86 d B，可以在各個低壓領(lǐng)域中廣泛應(yīng)用。

圖7 電源抑制比仿真結(jié)果圖Fig.7 Simulation of PSRR

［1］李永紅.電源芯片中CMOS帶隙基準(zhǔn)源與微調(diào)的設(shè)計與實現(xiàn)［D］.成都：電子科技大學(xué)，2005.

［2］賈有平，楊 兵.一種高性能CMOS帶隙基準(zhǔn)電壓源設(shè)計［A］.2009通信理論與技術(shù)新發(fā)展——第十四屆全國青年通信學(xué)術(shù)會議論文集［C］.北京：電子工業(yè)出版社，2009.149-153.

［3］畢查德·拉扎維.模擬CMOS集成電路設(shè)計［M］.陳貴燦譯.西安：西安交通大學(xué)出版社，2003.

［4］LEE Y J，KIM Y B，WILSCH H，et al.A CMOS sub-bandgap reference circuit with 1 V power supply voltage［J］.IEEE Journal of Solid-State Circuits，2004，39 （1）：252-255.

［5］ZHAO Fang-lan，F(xiàn)ENG Quan-yuan，GONG Kun-lin.An undervoltage lockout of hysteretic threshold of zero temperature coefficients［J］.APMC，2005（2）：4-7.

Design of high performance voltage source with low voltage CMOS bandgap

AN Sheng-biao，HOU Jie，WEI Yue-ting，CHEN Shu-wang，WEN Huan-ming
（College of Information Science and Engineering，Hebei University of Science and Technology，Shijiazhuang Hebei 050018，China）

This article proposed a new design of a chip benchmark power sourse，which is a very important component of mixed signal IC and RF integrated circuit.To meet the requirement of low voltage and large-scale integrated CMOS circuit of highprecision，the use of reference source is rigors for A／D and D／A converter，high sensitive RF circuits and so on.Most parts of the benchmark source employ benchmark bandgap voltage source on chip，so a low power consumption，low temperature coefficient and high performance low pressure CMOS bandgap benchmark voltage source with higher PSRR is designed.It uses one level temperature compensation，current feedback technology，offset circuit temperature compensation technology and RC phase margin compensation technology.This circuit adopts the 0.18 um process of TSMC，and uses the Specture to simulate.The simulation result verifies the feasibility and rationality of the design.The circuit can be uesd for low voltage and low power consumption with higher PSRR.

bandgap；voltage reference；low temperature coefficient；PSRR

TN45

A

1008-1542（2012）04-0325-05

2011-11-08；責(zé)任編輯：陳書欣

河北省教育廳高等學(xué)?？茖W(xué)研究計劃項目（Z2011230）；河北科技大學(xué)理工學(xué)院教育教學(xué)改革研究項目（2010Z01）

安勝彪（1978-），男，河北唐山人，講師，碩士，主要從事電路與系統(tǒng)方面的研究。