VHDL教學(xué)實(shí)踐與探索

柏俊杰，張小云，吳英

VHDL教學(xué)實(shí)踐與探索

柏俊杰，張小云，吳英

VHDL是一門工程性、技術(shù)性和實(shí)踐性都很強(qiáng)的課程，強(qiáng)化VHDL教學(xué)對提高學(xué)生實(shí)踐和創(chuàng)新能力非常重要。結(jié)合多輪課程教學(xué)實(shí)踐，分析了VHDL教學(xué)實(shí)施的具體環(huán)節(jié)，指出了教學(xué)過程中出現(xiàn)的問題，并對VHDL教學(xué)改革進(jìn)行了若干探索。

VHDL；教學(xué)改革；教學(xué)實(shí)踐；改革探索

VHDL語言是一種用于電路設(shè)計(jì)的高級語言,是超高速集成電路硬件描述語言，它的英文全寫是VHSIC（Very High Speed Integrated Circuit Hardware Description Language）。VHDL語言于1983年由美國國防總部發(fā)起創(chuàng)建，1987年成為IEEE工業(yè)標(biāo)準(zhǔn)的硬件描述語言，它具有很強(qiáng)的電路行為描述和建模能力，能從多個(gè)層次對數(shù)字系統(tǒng)進(jìn)行建模和描述，當(dāng)前已經(jīng)被廣泛應(yīng)用于工業(yè)自動化控制、智能儀器儀表、數(shù)字信號處理和通信等領(lǐng)域，成為現(xiàn)代工業(yè)領(lǐng)域中不可缺少的重要角色［1］。

本文結(jié)合多屆課程教學(xué)的實(shí)際情況，介紹VHDL教學(xué)實(shí)踐、教學(xué)過程中發(fā)現(xiàn)的問題，以及教學(xué)改革的若干探索。

一、VHDL教學(xué)實(shí)踐

（一）教學(xué)目的與任務(wù)

筆者從事VHDL教學(xué)所面向的對象是本科自動化、測控技術(shù)與儀器、電氣工程等專業(yè)。教學(xué)目的與任務(wù)是：通過本課程的學(xué)習(xí)使學(xué)生掌握可編程器件、VHDL開發(fā)系統(tǒng)軟件、硬件描述語言和電子線路設(shè)計(jì)與技能訓(xùn)練等各方面知識，學(xué)會應(yīng)用VHDL設(shè)計(jì)數(shù)字系統(tǒng)，解決一些簡單的電子設(shè)計(jì)問題，提高學(xué)生的實(shí)踐和創(chuàng)新能力，并為將來從事自動化、測控技術(shù)、儀器儀表和電氣工程等領(lǐng)域的工程應(yīng)用打下基礎(chǔ)。

（二）理論教學(xué)內(nèi)容

VHDL理論教學(xué)共有16個(gè)學(xué)時(shí)，教學(xué)的重點(diǎn)是讓學(xué)生掌握可編程邏輯器件（CPLD和FPGA）、VHDL程序設(shè)計(jì)流程與開發(fā)環(huán)境、VHDL的結(jié)構(gòu)與要素、VHDL的基本語句和描述風(fēng)格，按照以下層次進(jìn)行理論教學(xué)：（1）介紹VHDL技術(shù)的發(fā)展史與電子設(shè)計(jì)自動化技術(shù)，從一般角度討論VHDL的產(chǎn)生、應(yīng)用和優(yōu)勢，講解VHDL技術(shù)的開發(fā)環(huán)境與流程。（2）介紹可編程邏輯器件CPLD和FPGA，包括器件特性與發(fā)展歷程、器件結(jié)構(gòu)與可編程原理、器件編程與配置方式、器件性能比較和主要生產(chǎn)廠家等相關(guān)問題，使學(xué)生能夠了解可編程邏輯器件的硬件結(jié)構(gòu)和特點(diǎn)，并熟悉某一通用的可編程邏輯器件，能夠正確使用和發(fā)揮可編程邏輯器件的技術(shù)優(yōu)勢，能夠根據(jù)實(shí)際任務(wù)需求合理選擇可編程邏輯器件。（3）結(jié)合常用的組合邏輯電路和時(shí)序邏輯電路，深入講解VHDL語言，使學(xué)生掌握語言要素、數(shù)據(jù)類型與操作符、程序設(shè)計(jì)基本結(jié)構(gòu)與描述風(fēng)格、順序語句與并行語句的語法結(jié)構(gòu)、VHDL庫與程序包等內(nèi)容。（4）結(jié)合設(shè)計(jì)實(shí)例，詳細(xì)講解Altera公司QuartusⅡ6.0開發(fā)軟件，使學(xué)生熟練掌握QuartusⅡ自動設(shè)計(jì)，主要是處理環(huán)節(jié)和設(shè)計(jì)流程，包括設(shè)計(jì)輸入編輯、設(shè)計(jì)分析與綜合、時(shí)序與功能仿真分析、適配與代碼下載等技能。

（三）實(shí)踐教學(xué)內(nèi)容

VHDL實(shí)驗(yàn)教學(xué)共有16個(gè)學(xué)時(shí)，分為驗(yàn)證性實(shí)驗(yàn)和綜合/設(shè)計(jì)性實(shí)驗(yàn)兩部分，實(shí)驗(yàn)教學(xué)項(xiàng)目如表1所示，這些實(shí)驗(yàn)在杭州康芯電子有限公司生產(chǎn)的GW48系列SOPC/EDA實(shí)驗(yàn)開發(fā)系統(tǒng)上完成。通過完成多路選擇器、編碼器、譯碼器、計(jì)數(shù)器和分頻器等組合或時(shí)序邏輯電路實(shí)驗(yàn)，使學(xué)生掌握VHDL的基本數(shù)據(jù)類型與操作符、程序設(shè)計(jì)的基本結(jié)構(gòu)與描述風(fēng)格、順序語句與并行語句等內(nèi)容，學(xué)會CPLD或FPGA等邏輯器件的配置和硬件接口使用，掌握Quartus開發(fā)環(huán)境下程序的查錯(cuò)、編譯、仿真、管腳鎖定和代碼下載等基本技能；通過完成基于VHDL的數(shù)字時(shí)鐘、波形發(fā)生器和步進(jìn)電機(jī)控制器等設(shè)計(jì)性或綜合性實(shí)驗(yàn)提高學(xué)生對解決實(shí)際課題的綜合技能。根據(jù)實(shí)驗(yàn)報(bào)告的完整性、正確性，以及現(xiàn)場調(diào)試和答辯的過程對實(shí)驗(yàn)效果進(jìn)行考核。

表1 VHDL實(shí)驗(yàn)教學(xué)項(xiàng)目

（四）教學(xué)方法與手段

VHDL課程內(nèi)容多、學(xué)時(shí)少、難度大，是一門對要求動手能力較強(qiáng)的課程，因此必須充分利用包含大量的圖片、聲音和動畫等內(nèi)容的多媒體課件來教學(xué)，并在必要時(shí)通過現(xiàn)場演示操作具體的設(shè)計(jì)實(shí)例來進(jìn)一步增強(qiáng)學(xué)生的感觀認(rèn)識。例如在講解Quartus開發(fā)環(huán)境下代碼編寫與編譯、時(shí)序與功能仿真、引腳配置與代碼下載等很難單純用語言講清楚的內(nèi)容時(shí)，可以充分借助多媒體的形式來進(jìn)行更好的教學(xué)，同時(shí)讓學(xué)生參與互動。充分運(yùn)用基本的組合或時(shí)序邏輯電路等設(shè)計(jì)案例講解VHDL的基本數(shù)據(jù)類型與操作符、程序設(shè)計(jì)的基本結(jié)構(gòu)與描述風(fēng)格、順序語句與并行語句等內(nèi)容，通過這種方式授課避免了單純講解語法的枯燥無味，同時(shí)要通過師生互動進(jìn)一步吸引學(xué)生的注意力、提高學(xué)生分析和解決問題的能力。授課過程中要盡可能突出重難點(diǎn)，注重理論聯(lián)系實(shí)際，體現(xiàn)程序設(shè)計(jì)的風(fēng)格、思路與方法。

二、VHDL教學(xué)中發(fā)現(xiàn)的問題

在多屆VHDL教學(xué)中，筆者不斷總結(jié)教學(xué)經(jīng)驗(yàn)和改進(jìn)教學(xué)方法，總體來說取得了一定的教學(xué)效果，但也發(fā)現(xiàn)該課程的教學(xué)存在一些問題，主要是部分學(xué)生缺乏學(xué)習(xí)的主動性和極積性，投入精力過少。其原因有：（1）學(xué)生不明白為什么要學(xué)習(xí)這門專業(yè)課，不清楚現(xiàn)代化工業(yè)對VHDL技術(shù)的巨大需求。（2）大多數(shù)學(xué)校把這門課作為專業(yè)方向選修課，在學(xué)分制體系下，部分學(xué)生還停留在應(yīng)試教育的階段，認(rèn)為本課程不是必修課不重要，只是為了完成學(xué)分。（3）當(dāng)前，大學(xué)生要應(yīng)付的各種等級考試太多，并且因?yàn)榫蜆I(yè)壓力大而準(zhǔn)備考研，僅僅努力學(xué)習(xí)考試的相關(guān)課程，根本沒有精力和心思去深入學(xué)好本專業(yè)的其它課程。（4）部分學(xué)生基礎(chǔ)差，信心不足。本課程是本科高年級學(xué)生開設(shè)的專業(yè)課程，涉及數(shù)字電子技術(shù)、C語言、數(shù)字信號處理和單片機(jī)原理與技術(shù)等相關(guān)課程的知識，若基礎(chǔ)不好，VHDL的學(xué)習(xí)很難深入，且學(xué)生學(xué)習(xí)時(shí)不能很好地將理論與實(shí)際應(yīng)用結(jié)合起來，僅僅注重語法結(jié)構(gòu)的學(xué)習(xí)，感覺學(xué)習(xí)枯燥和缺乏信心。（5）適合32學(xué)時(shí)VHDL教學(xué)的優(yōu)秀教材稀缺。筆者先后選擇了機(jī)械工業(yè)出版社劉雷波和孟一聰編譯的 《VHDL教程》（第三版）、清華大學(xué)出版社出版高有堂編寫的《EDA技術(shù)及應(yīng)用實(shí)踐》、清華大學(xué)出版社潘松和黃繼業(yè)編寫的《EDA技術(shù)與VHDL》，這些教材相對來說編寫較好，理論與實(shí)踐結(jié)合緊密，但是相對32學(xué)時(shí)的教學(xué)來說，教材內(nèi)容多、涉及面廣，學(xué)生學(xué)習(xí)難度大。

三、VHDL教學(xué)改革的若干探索

結(jié)合教學(xué)過程中所發(fā)現(xiàn)的一些問題，力求在教學(xué)上取得理想的教學(xué)效果，筆者所在的教學(xué)團(tuán)隊(duì)進(jìn)行了以下教學(xué)探索：

（一）兼顧理論，重在實(shí)踐

作為一門實(shí)踐性很強(qiáng)的課程，本課程非常重視加強(qiáng)實(shí)踐環(huán)節(jié)，主要體現(xiàn)在兩個(gè)方面：（1）理論授課部分，每一節(jié)都安排有設(shè)計(jì)實(shí)例，把知識點(diǎn)融入在設(shè)計(jì)實(shí)例講授環(huán)節(jié)，這些設(shè)計(jì)實(shí)例幾乎包括了數(shù)字電路基礎(chǔ)涉及到的所有組合邏輯電路和時(shí)序邏輯電路，并且在功能上有所擴(kuò)展。（2）安排了16個(gè)課時(shí)的實(shí)驗(yàn)，占到了整個(gè)授課課時(shí)的一半，并在實(shí)驗(yàn)過程中加強(qiáng)了指導(dǎo)力度，學(xué)生每二人一組，由課程組多位實(shí)踐能力強(qiáng)的教師同步指導(dǎo)學(xué)生實(shí)驗(yàn)，師生比不低于1：10，指導(dǎo)老師負(fù)責(zé)指導(dǎo)整個(gè)實(shí)驗(yàn)期間從理論到具體操作的各個(gè)環(huán)節(jié)，特別是強(qiáng)化了設(shè)計(jì)性和綜合性的實(shí)驗(yàn)教學(xué)。

（二）采用形式多樣的教學(xué)模式

課程組建立了教授課程負(fù)責(zé)制、主講教師授課、主講教師和實(shí)驗(yàn)輔導(dǎo)教師同步指導(dǎo)學(xué)生實(shí)驗(yàn)的相關(guān)課程制度，采用了“課堂講授+案例分析+現(xiàn)場演示+驗(yàn)證性實(shí)驗(yàn)+綜合與設(shè)計(jì)性實(shí)驗(yàn)+大作業(yè)+課后答疑+設(shè)計(jì)性競賽”的教學(xué)模式，改善了VHDL教學(xué)所面臨的“難教”和“難學(xué)”的狀況。講授、案例分析、現(xiàn)場演示、驗(yàn)證性實(shí)驗(yàn)和兩個(gè)設(shè)計(jì)性/綜合性實(shí)驗(yàn)等環(huán)節(jié)是在課內(nèi)學(xué)時(shí)進(jìn)行，最后一個(gè)設(shè)計(jì)性實(shí)驗(yàn)步進(jìn)電機(jī)控制器的設(shè)計(jì)和其它教學(xué)環(huán)節(jié)都是由學(xué)生在課外學(xué)時(shí)自主完成，現(xiàn)代電子技術(shù)實(shí)驗(yàn)室全天開發(fā)，為學(xué)生完成任務(wù)提供條件，對學(xué)生完成的情況計(jì)入學(xué)生成績的考核。

（三）試行項(xiàng)目教學(xué)法

項(xiàng)目教學(xué)法，就是師生以團(tuán)隊(duì)的形式，實(shí)施一個(gè)整的項(xiàng)目工作而進(jìn)行的教學(xué)活動，學(xué)生在教師的指下，完成一個(gè)項(xiàng)目的過程，在這一過程中學(xué)生掌握教學(xué)計(jì)劃涵蓋的教學(xué)內(nèi)容［2］。結(jié)合教學(xué)團(tuán)隊(duì)科研項(xiàng)目，讓學(xué)生參與到課題中來，如基于FPGA設(shè)計(jì)1/100秒高精計(jì)時(shí)器、基于FPGA實(shí)現(xiàn)光纖布拉格光柵解調(diào)、基于FPGA的直流電機(jī)伺服系統(tǒng)的設(shè)計(jì)等科研課題。通過項(xiàng)目驅(qū)動，學(xué)生在做項(xiàng)目的過程中能夠?qū)W會查詢技術(shù)資料的方法，并養(yǎng)成收集學(xué)術(shù)資源的習(xí)慣，同時(shí)能夠結(jié)合課題提出問題、思考問題和解決問題，能夠相互交流和增強(qiáng)主動性，最終促使學(xué)生從“要我學(xué)習(xí)”向“我要學(xué)習(xí)”轉(zhuǎn)變。

四、結(jié)語

近幾年來的教學(xué)實(shí)踐表明，該課程的教學(xué)實(shí)現(xiàn)了教與學(xué)的有機(jī)結(jié)合、理論教學(xué)和實(shí)踐環(huán)節(jié)高度統(tǒng)一，有力地強(qiáng)化了學(xué)生的工程實(shí)踐能力，創(chuàng)新成為學(xué)生作品的主題，學(xué)生在國內(nèi)各類電子設(shè)計(jì)競賽中屢創(chuàng)佳績。

[1]楊光，馮濤，秦永左.VHDL實(shí)驗(yàn)教學(xué)的研究與探索[J].中國校外教育，2008（8）.

[2]李震濤.項(xiàng)目教學(xué)法在《模擬電子線路》課程中的探索和實(shí)踐[J].黑龍江科技信息，2009（1）.

G642.43

A

1673-1999（2012）01-0185-02

柏俊杰（1976-），男，湖北襄陽人，重慶科技學(xué)院電氣與信息工程學(xué)院講師，東南大學(xué)（江蘇南京 210096）儀器科學(xué)與工程學(xué)院博士研究生；張小云（1974-），男，四川鄰水人，碩士，重慶科技學(xué)院講師。

2011-10-14

重慶科技學(xué)院案例庫建設(shè)項(xiàng)目；重慶市高等教育教學(xué)改革研究項(xiàng)目“行業(yè)導(dǎo)向的自動化專業(yè)雙目標(biāo)應(yīng)用型人材培養(yǎng)模式的研究與實(shí)踐”（0824092）。