SerDes器件在遙感相機系統(tǒng)中的應(yīng)用

于雙江 王建宇

（北京空間機電研究所，北京 100076）

1 引言

現(xiàn)代光學(xué)遙感相機的CCD傳感器種類越來越多，空間分辨率也越來越高，光譜分辨率日趨精細，這使得遙感衛(wèi)星的數(shù)傳速率迅速增長，相應(yīng)地對成像電路的數(shù)據(jù)傳輸系統(tǒng)也提出了更高的要求。為解決航天遙感器獲取大量高速圖像信息的傳輸問題，迫切需要高性能的數(shù)據(jù)處理系統(tǒng)高傳輸速率的數(shù)據(jù)傳輸技術(shù)。

目前，處理器的數(shù)據(jù)處理速率已遠高于外部數(shù)據(jù)總線傳輸速率。增加并行總線寬度可以提高芯片與芯片之間、背板與背板之間的數(shù)據(jù)吞吐量，但是總線數(shù)目的增多及傳輸速率的加快會使印制電路板（Print CitcuitBoard，PCB）布線的難度提高，并且增加了信號的延時或相位差。

2 SerDes接口技術(shù)優(yōu)勢

SerDes接口技術(shù)相對于傳統(tǒng)數(shù)據(jù)傳輸方式，可靠性高、技術(shù)先進。

高速SerDes接口通過多種技術(shù)可以顯著提高系統(tǒng)的可靠性：一是采用差分信號代替單端信號傳輸，增強了鏈路的抗干擾能力；二是采用時鐘和數(shù)據(jù)恢復(fù)技術(shù)代替同時傳輸數(shù)據(jù)和時鐘的方式，解決了限制數(shù)據(jù)傳輸速率的信號時鐘偏移問題；三是采用編碼技術(shù)，減小信號失真，提高信號的抗干擾能力；四是采用預(yù)加重和均衡技術(shù)補償信號的高頻損耗，增強信號的傳輸恢復(fù)能力。

CCD成像電路系統(tǒng)除了滿足不斷增長的速率要求外，小型化與通用化已經(jīng)成為重要的發(fā)展趨勢。小型化與通用化一方面可以降低成本，減少維護工作量，增加可靠性，提高設(shè)備利用率；另一方面可減少研發(fā)所占用的時間，高速串行傳輸接口完全符合上述的要求。

高速串行總線利用嵌入式時鐘獲得每對信號，一般都采用低壓差分信號，千兆比特每秒的帶寬最少用4個引腳（一對用于發(fā)送，一對用于接收）就可做到，這在簡化系統(tǒng)設(shè)計和降低系統(tǒng)總體成本方面帶來巨大的利益。當(dāng)電路板上的管腳數(shù)量降低時，電路板的布線性能提高了，電路板空間利用效率更高，連接器的尺寸也變小了，帶來了設(shè)計靈活性，并可大大節(jié)約系統(tǒng)成本。

3 TLK 2711功能簡介

TLK2711是TI公司推出的千兆高速收發(fā)器件家族的成員之一，支持1.6Gbit/s到2.7Gbit/s的串行數(shù)據(jù)率，提供超過2.16Gbit/s的信號帶寬，可應(yīng)用于超高速、點對點的雙向傳輸系統(tǒng)。它采用的64引腳的VQFP封裝，2.5V的電壓供電。TLK2711具有主要參數(shù)如表1所示：

表1 TLK2711主要參數(shù)Tab.1 Primary parameters of TLK2711

TLK2711作為高速傳輸鏈路中核心器件，實現(xiàn)數(shù)據(jù)的串行發(fā)送/解串即SerDes（Serializer/Deserializer）功能，即在發(fā)送端多路低速并行信號被轉(zhuǎn)換成高速串行信號，在接收端高速串行信號被轉(zhuǎn)換成低速的并行信號，因此又被稱為SerDes收發(fā)器，其內(nèi)部功能框圖如圖1所示。

一個典型SerDes收發(fā)器由發(fā)送通道和接收通道組成：編碼器、并串轉(zhuǎn)換器、時鐘發(fā)送器以及時鐘產(chǎn)生電路組成發(fā)送通道；解碼器、串并轉(zhuǎn)換器、接收器以及時鐘恢復(fù)電路組成接收通道。編碼器和解碼器完成編碼和解碼功能，TLK2711采用的是8B/10B編碼。串行器和解串器分別負責(zé)從并行到串行以及從串行到并行的轉(zhuǎn)換。串行器需要時鐘產(chǎn)生電路，時鐘產(chǎn)生電路通常由鎖相環(huán)（PLL）來實現(xiàn)。解串器需要時鐘和數(shù)據(jù)恢復(fù)電路（CDR），時鐘恢復(fù)電路通常也是由鎖相環(huán)實現(xiàn)。發(fā)送器和接收器完成差分信號的發(fā)送和接收。

基于SerDes的高速串行接口突破了傳統(tǒng)并行I/O(輸入/輸出)接口的數(shù)據(jù)傳輸瓶頸：一是采用差分信號傳輸代替單端信號傳輸，從而增強了抗噪聲、抗干擾能力；二是采用時鐘和數(shù)據(jù)恢復(fù)技術(shù)代替同步傳輸數(shù)據(jù)和時鐘，從而解決了限制數(shù)據(jù)傳輸速率的信號時鐘偏移問題。三是串行通信技術(shù)充分利用傳輸介質(zhì)的信道容量，減少所需的連接器引腳數(shù)目，從而大大降低通信成本。

圖1 TLK2711功能框圖Fig.1 TLK2711 block diagram

4 數(shù)傳接口方案對比

表2給出了某相機與數(shù)傳接口的幾種方案，分別是10bit并行、10bit串行、2bit串行和高速串行接口。

表2 某相機數(shù)傳方案對比表Tab.2 Comparison of various data transfer schemes for a camera

從表2可以看出，3種方案的接口規(guī)模和復(fù)雜程度不一，其中10bit并行方案接口最為復(fù)雜，其需要的接插件及差分線對最多，同時還得嚴格保證同步、時鐘與10bit的數(shù)據(jù)之間的嚴格相位關(guān)系，工程實現(xiàn)性復(fù)雜；2bit串行方案規(guī)模居中，相較于10bit并行對時鐘、數(shù)據(jù)間的相位關(guān)系要求更加嚴格，同時須由現(xiàn)場可編程門陣列（Field ProgrammableGate Array，F(xiàn)PGA）軟件進行格式編排和轉(zhuǎn)換，增加了FPGA負擔(dān)，同時要保證軟件運行的可靠性；TLK2711接口是最簡單的方案，其接口復(fù)雜性最低，數(shù)據(jù)編排及轉(zhuǎn)換由接口芯片自行完成，未對FPGA產(chǎn)生新的負擔(dān)，并且其帶寬仍有很大的余量，可以滿足大部分高分相機的數(shù)據(jù)傳輸需求。

5 實驗驗證

基于上述分析，設(shè)計了驗證平臺，平臺包含硬件和軟件兩個部分，其中，硬件部分構(gòu)成了SerDes傳輸系統(tǒng)所必須得外圍電路，比如：FPGA器件、時鐘產(chǎn)生、外圍接口連接器、待測電纜、控制計算機等，軟件部分主要完成對SerDes器件的控制，包括：發(fā)送、接收端控制字符的定義、數(shù)據(jù)幀結(jié)構(gòu)的定義等。

實驗驗證內(nèi)容包括：TLK2711的高速傳輸鏈路的高速傳輸特性；進口同軸連接器、國產(chǎn)同軸電纜、進口微同軸電纜的高速傳輸性能的傳輸特性；TLK2711接口性能及其極限工作指標；串行傳輸協(xié)議的驗證，實驗連接關(guān)系如圖2所示。

圖2 試驗連接關(guān)系圖Fig.2 Relationship among the testing equipment

測試中高速串行通訊采用的是點對點單工協(xié)議，協(xié)議的規(guī)定如下：

5.1 協(xié)議控制字符定義

協(xié)議的控制字符定義如表3所示，包括數(shù)據(jù)幀的幀頭、幀尾以及同步字符。TLK2711是以16bit為一個基本的傳輸單位，因此每一個控制字符都定義成2個字節(jié)，分別由D碼和K碼組成。

表3 控制字符Tab.3 Control characters

5.2 協(xié)議數(shù)據(jù)幀結(jié)構(gòu)

數(shù)據(jù)幀包括幀頭(/SF/)、幀尾(/EF/)和數(shù)據(jù)(DATA)3部分組成，傳輸時幀和幀之間發(fā)送同步字符/SP/保證傳輸鏈路的同步。數(shù)據(jù)單元是由若干個16bit數(shù)據(jù)組成的數(shù)據(jù)流，數(shù)據(jù)的內(nèi)容由收發(fā)雙方約定，其數(shù)據(jù)幀定義格式如圖3所示。

圖3 數(shù)據(jù)幀的定義Fig.3 Definition of data frame

可用的幀頭、幀尾如表4所示：

表4 可用的幀頭、幀尾K碼Tab.4 The usable K code of frame header and frame tail

5.3 協(xié)議規(guī)定

本協(xié)議是基于點對點的單工串行傳輸而制定的，對協(xié)議作如下的規(guī)定：

1）數(shù)據(jù)在通道上以數(shù)據(jù)幀的形式傳遞。每個數(shù)據(jù)幀的開始和結(jié)束分別用幀頭控制字符（/SF/）和幀尾控制字符（/EF/）標出。每一幀的數(shù)據(jù)(DATA)個數(shù)（不包括數(shù)據(jù)幀的幀頭和幀尾標記）按約定輸出；

2）傳輸中，數(shù)據(jù)幀與數(shù)據(jù)幀之間發(fā)送同步字符（/SP/）來保持傳輸鏈路的同步狀態(tài)，如果在傳輸過程中收發(fā)雙方失去同步，則通過幀間的同步字符重新建立同步；

3）在系統(tǒng)上電或復(fù)位后收發(fā)雙方要首先建立同步，發(fā)送端先發(fā)送同步字符(/SP/)1ms來建立和接收端的同步關(guān)系，之后發(fā)送數(shù)據(jù)幀。

本次測試完成了基于TLK2711串行接口的相機與數(shù)傳接口聯(lián)試，聯(lián)試完成了包括不同電纜采用不同的數(shù)據(jù)分別在不同的測試頻率下數(shù)據(jù)鏈路的工作情況，以及不同工況下同步時間測試和極限工況測試。同時補充完成了時鐘拉偏測試、強度測試以及不同型號同軸電纜測試。

測試數(shù)據(jù)可以說明：

1)TLK2711在其工作指標范圍內(nèi)能夠很好完成串/并和并/串的高速轉(zhuǎn)換、8B/10B編解碼以及時鐘恢復(fù)功能，基于TLK2711的傳輸鏈路能夠?qū)崿F(xiàn)正常的高速串行傳輸；

2)由同步特性測試可知，TLK2711傳輸鏈路建立起同步所需時間小于30μs，因此在傳輸協(xié)議中要保證有充足的時間來建立傳輸鏈路的同步關(guān)系；

3)傳輸鏈路中連接器和傳輸電纜的阻抗以及損耗對數(shù)據(jù)傳輸質(zhì)量影響較大，SMA連接器和國產(chǎn)同軸電纜、進口微同軸電纜具有較好的高速傳輸性能，電纜長度在2.5m工況下，可以和TLK2711的工作性能匹配；

4)由時鐘拉偏測試可知，按照TLK2711手冊要求進行收發(fā)時鐘設(shè)計，能夠滿足傳輸性能的要求，進口微同軸性能在此項指標下優(yōu)于國產(chǎn)同軸電纜；

5)測試所采用的串行協(xié)議能夠滿足高速傳輸鏈路的要求，如鏈路的同步建立、接收數(shù)據(jù)的完整解析等。

6 結(jié)束語

為適應(yīng)高分辨率相機的海量數(shù)據(jù)傳輸需求，在充分分析相機的數(shù)據(jù)特點及借鑒國外相機設(shè)計的基礎(chǔ)上，提出了基于高速并串轉(zhuǎn)換器件TLK2711的一整套應(yīng)用方案，進行了接口電路的測試，測試結(jié)果表明該傳輸方案對于提高相機傳輸速率具有借鑒意義。

（

）

[1]安源,蘇蕾,賀強民.高速低壓差分信號（LVDS）器件應(yīng)用設(shè)計方法研究[J].航天返回與遙感,2007,28(1):39-45.ANYuan,SULei,HE Qiangm in.Research of Application Design Method ofHigh PerformanceLVDS[J].Spaceraft Recovery amp;Remote Sensing,2007,28(1):39-45.(in Chinese)

[2]王衍,李濤.時序信號設(shè)計的一種新方法[J].航天返回與遙感,2007，28(2):39-48.WANG Yan,LITao.A New Method of Timing Signal Design[J].Spacecraft Recovery amp;Remote Sensing,2007,28(2):39-48.(in Chinese)

[3]成桂梅,吳雁林,蘇蕾,等.基于FPGA的數(shù)據(jù)接口電路設(shè)計[J].航天返回與遙感,2005,26(4):31-49.CHENG Guimei,WUYanlin,SU Lei,etal.Design of Interfacing Circuit Based on FPGA Technology[J].Spacecraft Recovery amp;Remote Sensing,2005,26(4):31-49.(in Chinese)

[4]李健全.中國民用遙感衛(wèi)星[J].航天返回與遙感,2003,24(2):1-4.LIJianquan.Development of Chinese Civil Remote Satellites[J].Spacecraft Recovery amp;Remote Sensing,2003,24(2):1-4.(in Chinese)

[5]肖磊,劉瑋,楊蓮興.用于1.25GHz Serdes的低時鐘抖動的環(huán)振的設(shè)計[J].半導(dǎo)體學(xué)報,2008,29(3):490-496.XIAO Lei,LIU Wei,YANG Lianxing.A Low Jitter Design of Ring Oscillators in 1.25GHz Serdes[J].Chinese Journal of Semiconductors,2008,29(3):490-496.(in Chinese)

[6]曹躍勝,胡軍,劉燁銘.高速SERDES的多板傳輸技術(shù)與SI仿真[J].計算機工程與科學(xué),2008,30(8):139-143.CAO Yuesheng,HU Jun,LIU,Yeming.The Multi-Board Transmission Technology and the SISimulation for High-Speed SERDES Design[J].Computer Engnieering amp;Science,2008,30(8):139-143.(in Chinese)

[7]ZHOU M ingzhu,ZHU En,WANG Zhigong.Design of a 6.25 Gbps Backplane SerDes w ith Adaptive Decision Feedback Equalization[J].High Technology Letters,2009,15(4):409-415.

[8]劉吉,楊德偉,李立京,等.基于FPGA的高速數(shù)據(jù)處理系統(tǒng)設(shè)計[J].電子設(shè)計工程,2011,19(2):158-161.LIU Ji,YANGDewei,LILijing,etal.Design of High Speed Signal Process System based on FPGA[J].Electronic Design Engineering,2011,19(2):158-161.(in Chinese)

[9]康翔,張卜瑞.高速I/O接口技術(shù)[J].電子工程師,2008,34(5):53-56.KANG Xiang,ZHANG Burui.High Speed I/O Interface Technology[J].Electronic Engineer,2008,34(5):53-56.(in Chinese)

[10]張貴祥,金光,鄭亮亮,等.高速多通道CCD圖像數(shù)據(jù)處理與傳輸系統(tǒng)設(shè)計[J].液晶與顯示,2011，26(3):397-403.ZHANG Guixiang,JIN Guang,ZHENG Liangliang,etal.Design of High-Speed and Multi-Channel CCD Image Data Processing and Transmission System[J].Chinese JournalOf Liquid CrystalsAnd Displays,2011，26(3):397-403.(in Chinese)