用SIMULINK的Sigma-Delta調(diào)制器行為仿真

何 進(jìn)，郭裕順

(杭州電子科技大學(xué)電子信息學(xué)院，浙江杭州310018)

0 引言

Sigma-Delta是一種得到廣泛應(yīng)用的高精度模數(shù)轉(zhuǎn)換器，實(shí)際中目前通常由開關(guān)電容電路實(shí)現(xiàn)［1］。由于這種電路的工作特點(diǎn)，得到一個(gè)轉(zhuǎn)換結(jié)果需要很多個(gè)時(shí)鐘周期，其分析仿真存在較大困難。通用的電路模擬工具如SPICE雖然可以對(duì)這類電路進(jìn)行仿真，但一次仿真要經(jīng)歷成千上萬個(gè)時(shí)鐘周期，需要花費(fèi)大量的計(jì)算時(shí)間，因此這樣的仿真一般只用于最后的設(shè)計(jì)驗(yàn)證。設(shè)計(jì)過程中通常進(jìn)行的是基于行為模型的行為級(jí)仿真方法。按照不同的模型層次，現(xiàn)有的仿真工具可以分成3類:用于概念設(shè)計(jì)的高層行為仿真、用于設(shè)計(jì)迭代的中間層等效電路仿真、及主要用于設(shè)計(jì)驗(yàn)證的底層晶體管級(jí)仿真［2］。顯然，簡單的模型可以得到快速的仿真、復(fù)雜的模型能夠提供較精確的結(jié)果［3］，但要付出較高的計(jì)算代價(jià)。采取盡量準(zhǔn)確的行為宏模型，以在行為級(jí)獲得與實(shí)際電路盡可能接近的結(jié)果因此成為減少設(shè)計(jì)迭代、提高設(shè)計(jì)效率的關(guān)鍵，也是近年來Sigma-Delta調(diào)制器研究中受到很大關(guān)注的一個(gè)問題［4－6］。本文介紹了一種在MATLAB/SIMULINK中實(shí)現(xiàn)的Sigma-Delta調(diào)制器行為仿真方法，行為建模時(shí)主要考慮了積分器的非理想因素，包括積分器中運(yùn)放的有限直流增益、有限帶寬、擺率和飽和電壓。最后通過實(shí)例說明這種方法的效果。

1 Sigma-Delta調(diào)制器

Sigma-Delta調(diào)制器主要由積分器和量化器組成。一階的調(diào)制器如圖1所示。它的基本工作原理是:當(dāng)積分器的輸出是正的時(shí)候，量化器的輸出為正，反饋一個(gè)正的信號(hào)和輸入信號(hào)相減，使得積分器的輸出向減小;當(dāng)積分器的輸出是負(fù)的時(shí)候，量化器的輸出也為負(fù)，反饋一個(gè)負(fù)的信號(hào)和輸入信號(hào)相減，使積分器的輸出增大。

圖1 Sigma-Delta調(diào)制器的框架圖

當(dāng)調(diào)制器工作穩(wěn)定后，量化輸出與輸入之間在平均意義上的誤差趨于零:

將量化看作是信號(hào)與量化噪聲的疊加，則輸出在z域中可表示為:

U(z)、Q(z)分別是輸入信號(hào)和化噪聲的z域表達(dá)式，STF(z)是信號(hào)傳遞函數(shù)，NTF(z)是量化噪聲的傳遞函數(shù)。對(duì)一階的Sigma-Delta調(diào)制器，假定積分器用一個(gè)SC積分器實(shí)現(xiàn)，其傳遞函數(shù)是:

則輸出可表示為:

假定量化噪聲是白噪聲，根據(jù)上述表達(dá)式可計(jì)算出調(diào)制器的信噪比指標(biāo)。但對(duì)實(shí)際的調(diào)制器，一方面，量化噪聲并不完全符合白噪聲模型，另一方面，式3描述的積分器模型是理想的，實(shí)際積分器包含諸多非理想因素，因此式1到式4只能反映Sigma-Delta調(diào)制器的基本功能特性，電路設(shè)計(jì)需要考慮各種實(shí)際因素，作細(xì)致的分析仿真。

2 基于SIMULINK的仿真模型

MATLAB/SIMULINK是功能強(qiáng)大的仿真工具，可用于各種工程系統(tǒng)的仿真。Sigma-delta變換器仿真時(shí)主要需考慮含積分器的一些非理想因素。本文考慮的積分器非理想因素包括有限直流增益，有限帶寬、擺率和飽和電壓［4］?？紤]上述非理想因素的Simulink模型如圖2所示。

圖2 非理想積分器模型

(1)直流增益

實(shí)際積分器的直流增益是有限的。有限的直流增益使得輸出的反饋只有一部分到達(dá)輸入端，電荷在開關(guān)電容積分器中不能完全被傳遞。這增加了帶內(nèi)噪聲，使開關(guān)電容Sigma-Delta調(diào)制器的整體性能下降。受此影響，積分器的傳輸函數(shù)變?yōu)?

直流增益H0為:

(2)帶寬和擺率

有限的單位增益帶寬和擺率的影響可以用MATLAB的用戶自定義的函數(shù)slew表示。圖2中在積分器的前端有一個(gè)函數(shù)模塊，從圖2中可以看出該模塊除了輸入信號(hào)外，還包括積分器的泄漏α(即alfa)、擺率sr、單位增益帶寬GBW和開關(guān)時(shí)鐘周期Ts，由于這些因素，積分器每個(gè)時(shí)鐘周期得到的輸出成為［1］:

式中，Vs=Vin(nT－T/2)，α代表積分器的泄漏，=1/(2 GBW)，GBW是單位增益帶寬。輸出電壓的斜率最大值位于零時(shí)刻，對(duì)輸出電壓求導(dǎo)可得:

當(dāng)斜率的最大值小于運(yùn)放的擺率，積分器的輸出將不受擺率的限制，可用式7描述輸出特性;當(dāng)斜率的最大值大于運(yùn)放的擺率，擺率將會(huì)限制積分器的輸出。輸出被分成兩個(gè)部分，有一個(gè)從受擺率限制到不受限制的過程，這個(gè)過程可以表示為:

根據(jù)函數(shù)的連續(xù)性可以得到:

(3)輸出電壓限制

Sigma-Delta調(diào)制器的動(dòng)態(tài)范圍是設(shè)計(jì)者主要考慮的因素之一，運(yùn)算放大器的輸出電壓的限制將會(huì)影響動(dòng)態(tài)范圍，所以需要模擬運(yùn)放輸出電壓的限制。使用SIMULINK的飽和模塊加在積分器的反饋環(huán)路中來控制輸出。

3 仿真實(shí)驗(yàn)結(jié)果

為了驗(yàn)證上述非理想積分器的效果，對(duì)一個(gè)一階Sigma-Delta調(diào)制器分別用SPICE和SIMULINK進(jìn)行了仿真。選用的調(diào)制器如圖3所示，開關(guān)1和2分別工作在互不交疊的時(shí)鐘相位，運(yùn)算放大器的直流增益為80dB，單位增益為5.2MHz，擺率為8V/μs。用SPICE對(duì)電路作晶體管級(jí)仿真。SIMULINK的仿真模型如圖4所示，其中的積分器采用圖2的模型。輸入信號(hào)幅度是0.6V，頻率為3 662Hz，采樣頻率是 4MHz，過采樣率為 128，選取采樣點(diǎn)數(shù)為 16 384，b1=0.5，b2=1。

圖3 一階Sigma-Delta調(diào)制器

圖4 一階Sigma-Delta調(diào)制器的結(jié)構(gòu)

仿真結(jié)束后，可得到比較器輸出的一個(gè)高低電平碼流。由于衡量Sigma-Delta調(diào)制器的主要性能指標(biāo)是信噪比和有效位數(shù)，因此仿真結(jié)束后，還要對(duì)數(shù)據(jù)做快速傅里葉變換得到功率譜，從變換結(jié)果中提取信號(hào)功率與噪聲功率，再按信噪比定義算出SNR。有效位數(shù)要先算出信噪失真比SNDR:

再由ENOB=(SNDR－1.76)/6.02得出有效位數(shù)。

兩種仿真得到的功率譜結(jié)果如圖5，6所示，可計(jì)算出信噪比分別是53.611dB和55.596dB，對(duì)應(yīng)有效位數(shù)分別為8.613位和8.943位。對(duì)這一調(diào)制器，理想情況下的信噪比是62dB，對(duì)應(yīng)有效位數(shù)9.97位?？梢钥闯鯯IMILINK仿真與SPICE晶體管級(jí)仿真的結(jié)果是較為接近的，但用SPICE的仿真時(shí)間為869s，而SIMULINK僅僅需要幾秒，大大提高了計(jì)算效率。存在的誤差說明SIMULINK仿真中尚有未包括的一些實(shí)際因素，還需要進(jìn)一步改進(jìn)模型。

圖5 PSPICE仿真功率譜密度

圖6 SIMULINK仿真功率譜密度

4 結(jié)束語

本文用MATLAB/SIMULINK中實(shí)現(xiàn)了Sigma-Delta調(diào)制器的行為仿真，仿真時(shí)考慮了積分器的一些主要的非理想因素，通過實(shí)例驗(yàn)證了這種方法的效果。從仿真結(jié)果可以看出，行為級(jí)仿真能對(duì)調(diào)制器性能作較好的預(yù)測，同時(shí)大大提高了仿真速度，這在設(shè)計(jì)中是很有意義的。影響Sigma-Delta調(diào)制器的非理想因素還包括時(shí)鐘抖動(dòng)，開關(guān)熱噪聲等等，同樣可以使用SIMULINK對(duì)其建模，使這種行為仿真更精確。

［1］Galton I.Delta-sigma Data Conversion in Wireless Transceivers［J］.IEEE Transactions on Microwave Thoery and Techniques，2002，50(1):302 －315.

［2］Dong Y，Opal A.An Overview on Computer-Aided Analysis Techniques for Sigma-Delta Modulators［C］.Canada:IEEE International Symposium on Circuits and Systems，2001:423 －426.

［3］Guo Y，Peng L.Efficient Look-Up-Table-Based Modeling for Robust Design of ADCs［J］.IEEE Transactions on Circuits and Systems，2007，54(7):1 513 －1 528.

［4］Korotkov A S，Telenkov M V.Simulation of Linear and Non-linear Effects in Switched-Capacitor Delta-Sigma Modulators［C］.Proc:IEEE 7th CAS Symposium on Emerging Technologies，2005:58－63

［5］Lei J M，Dai X W，Zou X C.Modeling non-idealities of Sigma Delta ADC in Simulink［C］.China:International Conference on Circuits and Systems，2008:1 040 －1 043.

［6］Malcovati P，Brigati S，F(xiàn)rancesconi F.Behavioral modeling of switched-capacitor sigma-delta modulators［J］.IEEE Transactions on Circuits and Systems I:Fundamental Theory and Applications，2003，50(3):352 －364.