基于負微分電阻特性的SET/CMOS反相器*

魏榕山 陳壽昌 陳錦鋒 何明華

(福州大學物理與信息工程學院，福建福州350108)

當MOS管的特征尺寸隨著摩爾定律的發(fā)展進入100nm以后，其可靠性及電學特性因受到量子效應的影響而面臨著諸多的挑戰(zhàn)［1-2］．單電子晶體管(SET)作為新型的納米電子器件，有望成為MOS管進入納米領(lǐng)域后的有力替代者．SET由庫侖島、柵極電容及兩個隧穿結(jié)構(gòu)成，主要通過柵極電壓控制電子隧穿而形成電流，具有超小的尺寸和極低的功耗［3］．此外，單電子晶體管還具備獨特的庫侖阻塞振蕩特性及較高的電荷靈敏度等特性［4］，能有效地降低電路的復雜程度．但SET具有較高傳輸延遲、較低輸出電平的缺點［5］，僅由SET構(gòu)成的傳統(tǒng)電路并不能獲得所需的性能，且無法與目前成熟的大規(guī)模集成電路相兼容．對于傳統(tǒng)的單電子反相器，其輸出擺幅從幾毫伏到幾十毫伏，無法驅(qū)動下級電路，并且傳輸延遲也遠高于CMOS反相器［6］．這主要是由于SET通過電子隧穿來實現(xiàn)電流傳遞，限制了SET漏源電流的大小，增大了電路的傳輸延遲;并且為了實現(xiàn)庫侖阻塞，SET的漏源電壓必須處于一個較低的固定值，限制了SET的輸出擺幅．一種有效的解決方案是利用MOS管的高增益、高輸出阻抗及大電壓擺幅等特點，將MOS管與SET相結(jié)合，使電路同時具備兩者的優(yōu)點［7-8］．目前，SET/CMOS混合電路在數(shù)字電路(如多值存儲器、可重構(gòu)的布爾邏輯門、閾值邏輯門等［9］)設計中取得了較好的應用．Inokawa等［10］提出了一種基于SET庫侖阻塞振蕩特性的SET-MOSFET反相器．該電路結(jié)構(gòu)具有較低的功耗，并能與外圍電路相兼容，但較高的傳輸延遲及無法實現(xiàn)輸出電壓全擺幅的缺點限制了該電路結(jié)構(gòu)的應用．文中提出了一種基于負微分電阻(NDR)特性的混合SET/CMOS反相器(簡稱NDR反相器)，在具有較低功耗的同時，能夠?qū)崿F(xiàn)輸出電壓全擺幅以及較低的傳輸延遲，可以在數(shù)字電路設計中得到更好的應用．

1 單電子晶體管

單電子器件是指利用電子電荷的粒子性和庫侖阻塞效應控制單個或少數(shù)幾個電子轉(zhuǎn)移的一類器件［4］．單電子晶體管是單電子器件中最常用的也是研究最多的器件，其雙柵結(jié)構(gòu)如圖1所示．單電子晶體管由兩個隧穿結(jié)通過庫侖島串聯(lián)而成．外加的偏置電壓由柵極電容耦合到庫侖島上，以控制器件的隧穿電流．單電子晶體管的主要參數(shù)有:隧穿結(jié)電容Cd和 Cs，隧穿結(jié)電阻 Rd和 Rs，柵極電容 Cg和 Cctrl．

圖1 單電子晶體管的結(jié)構(gòu)Fig．1 Structure of the single electron transistor

通過偏置電壓控制電子隧穿，可使單電子晶體管具有獨特的庫侖阻塞振蕩特性，但庫侖阻塞振蕩特性必須滿足兩個條件［11］:(1)隧穿結(jié)的充電能必須大于環(huán)境溫度引起的熱漲落(即Ec=e2/(2CΣ)?kBT，Ec為隧穿結(jié)的充電能，CΣ為單電子晶體管的總電容，CΣ=Cg+Cctrl+Cd+Cs，e為元電荷，kB為玻爾茲曼常數(shù)，T為環(huán)境溫度);(2)隧穿結(jié)的電阻必須遠大于量子電阻(即 Rd，Rs?RQ=h/e2≈25．8kΩ，RQ為量子電阻，h為普朗克常量)．單電子晶體管的庫侖阻塞振蕩特性如圖2所示．由圖2可知，單電子晶體管隨著柵源電壓Vgs的變化在庫侖阻塞區(qū)和庫侖導通區(qū)周期性變換．與CMOS不同的是，單電子晶體管在較高的漏源電壓Vds下不會進入飽和狀態(tài)．隨著Vds的增大，單電子晶體管的庫侖阻塞將會消失．因此，Vgs和Vds能同時控制單電子晶體管的庫侖阻塞區(qū)．為了使單電子晶體管能正常地進行開關(guān)工作，漏源電壓必須滿足

圖2 單電子晶體管的庫侖阻塞振蕩特性Fig．2 Coulomb blockade oscillation characteristics of the single electron transistor

此外，單電子晶體管還可以通過背柵電壓Vctrl控制其電流特性，如圖3所示．從圖3可以看出，通過偏置不同的Vctrl，單電子晶體管的庫侖阻塞振蕩曲線會發(fā)生平移．

圖3 單電子晶體管的庫侖阻塞振蕩特性隨Vctrl的變化Fig．3 Changes of coulomb blockade oscillation characteristics of the single electron transistor with Vctrl

2 NDR反相器的設計

2．1 混合SET/CMOS電路的NDR特性

文中將SET與MOS管相結(jié)合，提出了一種具有NDR特性的混合SET/CMOS電路(簡稱NDR電路)，其基本結(jié)構(gòu)如圖4所示．

圖4 具有NDR特性的混合SET/CMOS電路Fig．4 A hybrid SET/CMOS circuit with NDR characteristics

從圖4可以看出，該NDR電路由一個雙柵SET及一個PMOS管串聯(lián)而成:PMOS管的源極與SET的源極相連，SET的柵極與PMOS管的漏極相連．為了使單電子晶體管產(chǎn)生庫侖阻塞現(xiàn)象，SET漏源兩端電壓必須滿足 Vds＜e/CΣ．PMOS管的柵極偏置在固定電壓VP下，使SET的漏源電壓Vds保持在一個基本恒定的值 Vdd－(VP－Vp，th) ，Vp，th為 PMOS的閾值電壓．該恒定值必須設定得足夠小，即小于e/CΣ．此時，PMOS 管偏置在亞閾值區(qū)［12］．通過串聯(lián)一個PMOS管，SET的漏源電壓不會受到PMOS管漏端電壓VD的影響，并且在VD的控制下產(chǎn)生庫侖振蕩和庫侖阻塞特性．此外，該電路采用雙柵的SET結(jié)構(gòu)，通過調(diào)整背柵電壓Vctrl控制庫侖振蕩的相位，使電路獲得合適的NDR特性．利用精準的單電子晶體管的子電路模型［13］及 22 nm的 CMOS PTM 模型［14］，獲得該電路的HSPICE仿真結(jié)果，如圖5所示．

圖5 混合SET/CMOS電路的NDR特性Fig．5 NDR characteristics of the hybrid SET/CMOS circuit

2．2 NDR 反相器

圖6為NDR電路與單個NMOS管串聯(lián)構(gòu)成的反相器．與傳統(tǒng)CMOS反相器不同的是該電路結(jié)構(gòu)只需要控制一個NMOS管的開與關(guān)，即可實現(xiàn)反相功能．

圖6 NDR反相器示意圖Fig．6 Schematic diagram of the NDR inverter

圖6中NMOS管為整個反相器提供一個下拉電流，而NDR電路相當于一個負載，為整個反相器提供一個上拉電流，其電流－電壓(I-V)特性曲線如圖7所示．從圖7可知，NMOS管在不同的狀態(tài)下分別與NDR負載曲線交于不同的點，構(gòu)成了兩個可變換的單穩(wěn)態(tài)工作點．在不同的輸入電壓Vin(高電平或低電平)下，反相器只工作在其中一個穩(wěn)態(tài)點．當Vin為高電平(0．8V)時，NMOS管處于開啟狀態(tài)．此時，流經(jīng)NMOS管的電流遠遠大于流經(jīng)NDR電路的電流．為了平衡整個串聯(lián)電路的電流，減小輸出電壓Vout，使流經(jīng)NMOS管的電流隨著NMOS管漏源電壓的減小而減小，最終Vout穩(wěn)定在接近于0．0V的位置(穩(wěn)態(tài)點1)．當 Vin為低電平(0．0 V)時，NMOS管處于關(guān)閉狀態(tài)，此時NDR電路起主導作用．雖然NDR電路的電流比較小，但NMOS管是關(guān)閉的，NDR電路提供的上拉電流可以將Vout拉高至電源電壓，最終穩(wěn)定在穩(wěn)態(tài)點2位置．因此，通過控制NMOS管的開啟與關(guān)閉，整個電路狀態(tài)將在兩個穩(wěn)態(tài)點中變換，從而實現(xiàn)反相功能．

圖7 NDR反相器的I-V特性曲線Fig．7 I-V characteristics curves of the NDR inverter

在T=300K下，PMOS的溝道寬度Wp=22 nm、溝道長度 Lp=120 nm、Vp=0．3 V、Vp，th= － 0．46 V，NMOS的溝道寬度Wn=22nm、溝道長度Ln=120nm、閾值電壓 Vn，th=0．50 V，SET 的 Cs=Cd=0．15 aF、Rs=Rd=1MΩ、Vctrl=0V、Cctrl=0．1aF．

3 結(jié)果與討論

Inokawa等［10］提出的 SET-MOSFET 反相器(簡稱SET-MOS反相器)結(jié)構(gòu)如圖8所示．

圖8 SET-MOS反相器電路Fig．8 Circuit of the SET-MOS inverter

與文中提出的NDR反相器結(jié)構(gòu)相類似，SETMOS反相器也是由3個晶體管串聯(lián)而成，主要利用SET的庫侖振蕩和庫侖阻塞特性．其中NMOS管的作用與NDR反相器的PMOS管作用相同，使SET的漏源電壓 Vds＜e/CΣ，滿足庫侖阻塞現(xiàn)象產(chǎn)生的條件，并使SET的漏端電壓不受 Vout變化的影響;而PMOS管則是作為整個電路中的電流源，偏置在亞閾值區(qū)，提供納安級的電流．當SET處于庫侖導通時，如果其電流大于PMOS管的電流，則Vout被拉至低電平;當SET處于庫侖阻塞時，Vout被PMOS電流源拉至電源電壓．但在室溫條件下，SET因熱激發(fā)而不能完全實現(xiàn)庫侖阻塞，即雖然SET處于關(guān)閉狀態(tài)下，但仍然有較大的電流(相對于SET而言)流過，使得Vout的高電平無法達到0．8V;當SET處于庫侖導通時，SET與NMOS上的電壓降使Vout的低電平無法達到0．0V．

圖9 兩種反相器的直流特性和瞬態(tài)特性比較Fig．9 Comparison of DC and transient characteristics of the two inverters

圖9給出了SET-MOS反相器與NDR反相器的直流(DC)特性曲線和瞬態(tài)特性曲線．從圖9(a)可以看出，當輸入電壓大于0．4V以后，SET-MOS反相器的輸出低電平并不能完全到達0．0 V，約為77 mV，而文中提出的NDR反相器卻能達到0．7 mV．因此，文中提出的NDR反相器在輸出擺幅特性方面得到了較大的改善．從圖9(b)、9(c)可以看出，在相同的輸入條件下，SET-MOS反相器的傳輸延遲遠大于NDR反相器．在輸入由低電平向高電平轉(zhuǎn)變時，由于NDR反相器采用NMOS管作為下拉電路，放電速率大于以SET作為下拉電路的SET-MOS反相器，使得NDR反相器的tphl(輸出高電平到低電平的傳輸延遲)遠小于SET-MOS反相器的tphl;在輸入由高電平向低電平轉(zhuǎn)變時，因SET-MOS反相器中PMOS電流源(偏置在亞閾值區(qū))的上拉電流低于NDR混合電路的電流，故其傳輸延遲也大于NDR反相器．

利用單電子晶體管的子電路模型及22nm CMOS的PTM模型，經(jīng)過HSPCIE仿真得到傳統(tǒng)CMOS反相器、SET-MOS反相器與NDR反相器的傳輸延遲與平均功耗，如表1所示．從表1可以看出，CMOS反相器延遲最小，但功耗最大;SET-MOS反相器功耗最小，延遲最大．因此，在功耗及速率折中的情況下，NDR反相器是一個比較好的選擇．尤其是在SET/CMOS混合電路及接口電路設計中，NDR反相器能夠因其較快的傳輸速率與全電壓擺幅而獲得很好的應用．

表1 傳統(tǒng)CMOS反相器、SET-MOS反相器與NDR反相器的傳輸延遲和平均功耗比較Table 1 Comparison of transmission delay and average power consumption among traditional CMOS inverter，SETMOS inverter and NDR inverter

4 結(jié)語

文中利用SET與PMOS管組成具有NDR特性的混合電路，結(jié)合NMOS管的開關(guān)特性，提出了一種新型的單電子反相器．該反相器通過輸入電壓控制電路在兩個不同的穩(wěn)定狀態(tài)間變化，從而實現(xiàn)反相功能．與傳統(tǒng)的基于庫侖阻塞振蕩特性的單電子反相器相比，文中提出的NDR反相器在較低功耗下，輸出電壓能夠?qū)崿F(xiàn)全擺幅，并且減小了電路的傳輸延遲．在SET-to-CMOS以及SET-to-SET接口電路設計中，該反相器能夠獲得很好的應用．

［1］ 蔣建飛．單電子學［M］．北京:科學出版社，2007:1-2．

［2］ Venkataratnam A，Goel A K．Design and simulation of logic circuits with hybrid architectures of single-electron transistors and conventional MOS devices at room temperature［J］．Microelectronics Journal，2008，39(12):1461-1468．

［3］ Bounouar M A，Calmon F，Beaumont A，et al．Single electron transistor analytical model for hybrid circuit design［C］∥Proceedings of the 9th International New Circuits and Systems Conference．Bordeaux:IEEE，2011:506-509．

［4］ Kudo T，Nakajima A．Highly sensitive ion detection using Si single-electron transistors［J］．Applied Physics Letters，2011，98(12):123705-1-123705-3．

［5］ Pankaj B A，Kumar A．Design and simulation of octal-tobinary encoder using capacitive single-electron transistors(C-SETs) ［J］．Microelectronics Journal，2011，42(1):96-100．

［6］ Dan S S，Mahapatra S．Analysis of the energy quantization effects on single electron inverter performance through noise margin modeling［C］∥Proceedings of the 22nd International Conference on VLSI Design．New Delhi:IEEE，2009:493-498．

［7］ Niraj K J，Demin C．Nanoelectronic circuit design ［M］．New York:Springer，2011:97-99．

［8］ Hutchby J A，Bourianoff G I，Zhirnov V V，et al．Extending the road beyond CMOS ［J］．IEEE Circuits and Devices Magazine，2002，18(2):28-41．

［9］ Sui Bing-cai，F(xiàn)ang Liang，Chi Ya-qing，et al．Nano-reconfigurable cells with hybrid circuits of single-electron transistors and MOSFETs［J］．IEEE Transactions on Electron Devices，2010，57(9):2251-2257．

［10］ Inokawa H，F(xiàn)ujiwara A，Takahashi Y．A merged singleelectron transistor and metal-oxide-semiconductor transistor logic for interface and multiple-valued functions［J］．Japanese Journal of Applied Physics，2002，41(4B):2566-2568．

［11］ Wasshuber C．Computational single electronics［M］．New York:Springer，2001:56．

［12］ Mahapatra S，Inescu A M．Hybrid CMOS single-electrontransistor device and circuit design［M］．Norwood:Artech House，2006:163．

［13］ Inokawa H，Takahashi Y．A compact analytical model for asymmetric single-electron tunneling transistors［J］．IEEE Transactions on Electron Devices，2003，50(2):455-461．

［14］ Wei Zhao，Yu Cao．New generation of predictive technology model for sub-45 nm early design exploration［J］．IEEE Transactions on Electron Devices，2006，53(11):2816-2832．