基于FPGA和虛擬儀器的DDS信號(hào)發(fā)生器設(shè)計(jì)

賈佳

（西安航空職業(yè)技術(shù)學(xué)院 電子工程系，陜西 西安 710089）

信號(hào)發(fā)生器是一種常用的信號(hào)源，廣泛應(yīng)用于通信、測(cè)量、科研等現(xiàn)代電子技術(shù)領(lǐng)域。信號(hào)發(fā)生器的核心技術(shù)是頻率合成技術(shù)，主要方法有：直接模擬頻率合成、鎖相環(huán)頻率合成（PLL）、直接數(shù)字合成技術(shù)（DDS）。DDS是開環(huán)系統(tǒng)，無反饋環(huán)節(jié)，輸出響應(yīng)速度快，頻率穩(wěn)定度高。因此直接數(shù)字頻率合成技術(shù)是目前頻率合成的主要技術(shù)之一。文中的主要內(nèi)容是采用FPGA結(jié)合虛擬儀器技術(shù)，進(jìn)行DDS信號(hào)發(fā)生器的開發(fā)[1-2]。

1 DDS工作原理

圖1是DDS基本結(jié)構(gòu)框圖。以正弦波信號(hào)發(fā)生器為例，利用DDS技術(shù)可以根據(jù)要求產(chǎn)生不同頻率的正弦波。

圖1 基本DDS結(jié)構(gòu)Fig.1 DDS structure diagram

DDS電路主要由相位累加器、相位調(diào)制器、正弦ROM查找表、DAC和低通濾波器構(gòu)成。其中，相位累加器是整個(gè)DDS的核心，完成相位累加的功能。下面對(duì)相位累加器的輸入即相位增量進(jìn)行分析。

對(duì)于正弦信號(hào)發(fā)生器，它的輸出可以用下式來描述：

其中Sout是指該信號(hào)發(fā)生器的輸出信號(hào)波形，fout指輸出信號(hào)對(duì)應(yīng)的頻率。正弦信號(hào)的相位：θ=2πfoutt。在一個(gè)clk周期Tclk，相位θ的變化量為：

為了用數(shù)字化邏輯實(shí)現(xiàn)電路，必須對(duì)Δθ進(jìn)行數(shù)字量化，把2π切割成2N份，由此每個(gè)clk周期的相位增量Δθ用量化值BΔθ來表述：

由此，可得：

顯然，信號(hào)發(fā)生器的輸出可描述為：

其中θk-1指前一個(gè)clk周期的相位值。

由上面的推導(dǎo)可以看出，只要對(duì)相位的量化值進(jìn)行簡(jiǎn)單的累加運(yùn)算，就可以得到正弦信號(hào)的當(dāng)前相位值，而用于累加的相位增量量化值BΔθ（也叫頻率控制字）決定了信號(hào)的輸出頻率fout，并呈現(xiàn)簡(jiǎn)單的線性關(guān)系。直接數(shù)字合成器DDS就是根據(jù)上述原理而設(shè)計(jì)的數(shù)字控制頻率合成器[3]。

從本質(zhì)上看，DDS是一個(gè)恒定高頻率運(yùn)行的多位計(jì)數(shù)器。在溢出時(shí)，通過利用一個(gè)多位控制字來設(shè)置計(jì)數(shù)器步進(jìn)的尺寸，允許計(jì)數(shù)器過零。計(jì)數(shù)器的高階位用來尋址存儲(chǔ)設(shè)備，該設(shè)備保持生成的一個(gè)波形周期的數(shù)字記錄。高頻時(shí)鐘每前進(jìn)一單位，計(jì)數(shù)器便步進(jìn)一次，存儲(chǔ)器也將生成一個(gè)新的地址字，而新的波形數(shù)據(jù)值將會(huì)發(fā)送到DAC。DDS主要有3個(gè)優(yōu)點(diǎn)：1）輸出信號(hào)的頻率精度可以達(dá)到作為發(fā)生器參考信號(hào)使用的晶體控制振蕩器的水平；2）DDS發(fā)生器可以生成非常高的頻率精度；3）如果有RAM波形存儲(chǔ)器，那么DDS函數(shù)發(fā)生器可以重現(xiàn)幾乎任何波形。

由于餐廚垃圾的高含水率、高有機(jī)物等特點(diǎn)，決定了餐廚垃圾直接填埋的可行性較低。餐廚垃圾填埋處理技術(shù)在國內(nèi)尚無應(yīng)用的實(shí)例，其主要優(yōu)缺點(diǎn)如下：優(yōu)點(diǎn)是處理數(shù)量很大，運(yùn)輸成本費(fèi)用很低，處理工藝沒有什么科技含量，處理起來也方便、簡(jiǎn)單。但同時(shí)也存在許多缺點(diǎn)，比如大量占用土地，增加成本投資，且填埋場(chǎng)空間有限，需要持續(xù)不斷新建，進(jìn)一步增加土地資源的占用與投資成本。所以填埋處理雖然現(xiàn)在是一些經(jīng)濟(jì)欠發(fā)達(dá)地區(qū)常用主要處理方法之一，但是會(huì)帶來嚴(yán)重的后遺癥和二次污染問題，隨著地區(qū)經(jīng)濟(jì)的發(fā)展今后會(huì)杜絕這種處理方法。

2 系統(tǒng)設(shè)計(jì)

該系統(tǒng)采用LabVIEW軟件完成上位機(jī)虛擬儀器的開發(fā)，生成正弦波、方波、三角波、手工繪制波形和公式波形等波形數(shù)據(jù)，實(shí)時(shí)顯示于前面板并通過VISA串口將波形數(shù)據(jù)傳送至FPGA存儲(chǔ)器。下位機(jī)采用Alter公司的FPGA芯片EP1C3T144C8開發(fā)，通過VHDL語言軟件式的硬件設(shè)計(jì)方法完成DDS模塊開發(fā)，根據(jù)頻率控制字?jǐn)?shù)值讀取ROM中的波形數(shù)據(jù)送入D/A轉(zhuǎn)換器，最后通過低通濾波器完成平滑濾波輸出[4]。

2.1 虛擬儀器上位機(jī)面板開發(fā)

通過圖形化的虛擬儀器開發(fā)工具LabVIEW完成上位機(jī)的設(shè)計(jì)，主要功能有波形預(yù)覽、參數(shù)設(shè)置、數(shù)據(jù)傳送及數(shù)據(jù)保存。

圖2為虛擬儀器上位機(jī)主面板，通過串口設(shè)置窗口選擇通信端口，采用cluster捆綁各操作類型并通過case結(jié)構(gòu)判斷所選操作，選擇常規(guī)波形、公式波形及手繪波形會(huì)分別彈出對(duì)應(yīng)的編輯窗口顯示波形數(shù)據(jù)。如圖3和圖4所示，為選擇常規(guī)波形和手繪波形彈出的波形參數(shù)設(shè)置對(duì)話框，設(shè)置完相應(yīng)的波形后，單擊done按鈕確認(rèn)。設(shè)置完波形后，可以點(diǎn)擊保存波形數(shù)據(jù)，把繪制好的波形以二進(jìn)制文本形式進(jìn)行保存[5-7]。

2.2 FPGA下位機(jī)開發(fā)

圖2 主程序前面板Fig.2 Main program front panel

圖3 常規(guī)波形編輯窗口Fig.3 Conventional waveform editor window

圖4 任意波形編輯窗口Fig.4 Arbitrary waveform editor window

下位機(jī)主要完成DDS數(shù)字合成器的功能，采用Altera公司的EP1C3T144C8芯片，它具有104個(gè)可供用戶自行配置的I/O端口，使用VHDL語言在QuartusⅡ開發(fā)工具中實(shí)現(xiàn)。

直接數(shù)字合成器由3部分組成，如圖5所示。

圖5 DDS數(shù)字合成器頂層原理圖文件Fig.5 DDS top layer schematic document

其中：

2）REG32B作為32位移位寄存器，與ADDER32B一起組成累加器，將接收到的32位數(shù)據(jù)反饋到ADDER32B完成以外部端口F為鍵控頻率字（即上文提到的）的步進(jìn)；

3）ROM作為讀取存儲(chǔ)器波形數(shù)據(jù)，根據(jù)步進(jìn)地址讀取存儲(chǔ)器中的10位長(zhǎng)度的波形數(shù)據(jù)[8]，送入DA轉(zhuǎn)換器。

3 DDS信號(hào)發(fā)生器結(jié)果分析

圖6為仿真波形，可以看到，對(duì)于不同的頻率控制字F給出的不同值，對(duì)應(yīng)每一個(gè)時(shí)鐘輸出的采樣點(diǎn)的步幅變化不同。圖7為采用QuartusⅡ自帶的測(cè)試工具SignalTapⅡ（嵌入式邏輯分析儀）對(duì)設(shè)計(jì)結(jié)果進(jìn)行分析，如圖7所示為F鍵控頻率字設(shè)為16H時(shí)生成的正弦信號(hào)。圖8是在示波器上觀察的由DAC產(chǎn)生經(jīng)低通濾波器處理后的真實(shí)波形。

圖6 仿真波形Fig.6 Simulation waveform

圖7 SignalTapⅡ測(cè)試結(jié)果Fig.7 SignalTapⅡtest results

圖8 示波器觀察波形Fig.8 Oscilloscope waveform

4 結(jié)束語

文中采用LabVIEW虛擬儀器技術(shù)結(jié)合FPGA技術(shù)實(shí)現(xiàn)的DDS信號(hào)發(fā)生器，通過利用計(jì)算機(jī)的強(qiáng)大功能，把傳統(tǒng)儀器的設(shè)計(jì)、編輯都放到計(jì)算機(jī)上完成，并通過通訊接口傳輸數(shù)據(jù)，實(shí)現(xiàn)不同波形的輸出。通過對(duì)系統(tǒng)仿真和實(shí)際測(cè)試，結(jié)果表明該DDS信號(hào)發(fā)生器不僅能產(chǎn)生理想的輸出信號(hào)，還具有集成度高。穩(wěn)定性好和擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)。

[1]余勇，鄭小林.基于FPGA的DDS正弦信號(hào)發(fā)生器的設(shè)計(jì)[J].電子器件，2005，28（3）：296-299.

YU Yong，ZHENG Xiao-lin.Design and implementation of direct digital frequency synthesis sine wave generator based on FPGA[J].Chinese Journal of Electron Devices，2005，28（3）：296-299.

[2]牟濤，魏金成.基于LabVIEW和SOPC技術(shù)的信號(hào)發(fā)生系統(tǒng)[J].西華大學(xué)學(xué)報(bào)，2009，28（2）：21-24.

MU Tao，WEI Jin-cheng.Design of arbitrary waveform generator based on LabVIEW and SOPC[J].Journal of Xihua University，2009，28（2）：21-24.

[3]潘松，黃繼業(yè).EDA技術(shù)與VHDL[M].2版.北京：清華大學(xué)出版社，2007.

[4]王水魚，沈航，高軍芳.基于FPGA和LabVIEW的任意波形發(fā)生器設(shè)計(jì)[J].計(jì)算機(jī)測(cè)量與控制，2009，17（4）：800-802.

WANG Shui-yu，SHEN Hang，GAO Jun-fang.Arbitrary waveform generatorbasedonFPGA[J].ComputerMeasurement&Control，2009，17（4）：800-802.

[5]雷振山.LabVIEW8.2基礎(chǔ)教程[M].北京：中國鐵道出版社，2010.

[6]汪敏生.LabVIEW 基礎(chǔ)教程[M].北京：電子工業(yè)出版社，2002.

[7]閻世棟.在虛擬儀器LabVIEW平臺(tái)中串行通信模塊的應(yīng)用[J].國外電子測(cè)量技術(shù)，2004（增刊）：39-40.

YAN Shi-dong.Application of series communication module in visual instruments LabVIEW platform[J].Foreign Electronic Measurement Technology，2004（Supplement）：39-40.

[8]李婉娉，李鵬，劉承佳，等.基于HHT的微網(wǎng)中諧波與間諧波的檢測(cè)與分析[J].陜西電力，2012（4）：20-24.

LI Wan-ping，LI Peng，LIU Cheng-jia，et al.HHT-based harmonic and inter-harmonic detection and analysis in microgrid[J].Shaanxi Electric Power，2012（4）：20-24.