用于CPT原子頻標(biāo)的高性能小型合成源設(shè)計(jì)＊

張俊昌

（海軍駐北京地區(qū)通信軍事代表室 北京 100841）

1 引言

相干布居囚禁（CPT，Coherent Population Trapping）原子頻標(biāo)是利用原子與相干光相互作用所產(chǎn)生的一種量子干涉現(xiàn)象而實(shí)現(xiàn)的一種新型原子頻標(biāo)［1］，也是目前從原理上唯一可實(shí)現(xiàn)微型化的原子頻標(biāo)，其體積、功耗比目前體積、功耗最小的銣原子頻標(biāo)相比還要小得多。利用激光良好的相干特性在原子體系中制備相干布居囚禁態(tài)而實(shí)現(xiàn)的可芯片化被動(dòng)式新型原子頻標(biāo)是當(dāng)前原子頻標(biāo)領(lǐng)域和導(dǎo)航領(lǐng)域的前沿技術(shù)。

CPT原子頻標(biāo)可以采用銣87或銣85為工作原子，當(dāng)采用銣87時(shí)，只能采用合成源頻率為3.417GHz的半寬調(diào)制，因?yàn)槿珜捳{(diào)制［2］需要頻率為6.834G的合成源，而目前受合成源調(diào)制的激光器承受不了這么高的頻率。同時(shí)考慮CPT原子頻標(biāo)的性能和成本，本文采用自然銣和全寬調(diào)制，以銣85為工作原子。

這時(shí)，CPT原子頻標(biāo)的頻率鎖定過程要求合成源以3.035732439GHz［3］為中心頻率，在小頻率范圍內(nèi)小步長(zhǎng)進(jìn)行掃描而獲得一個(gè)CPT峰信號(hào)，通過控制電路將微波頻率鎖定在線寬很窄的CPT峰的最大值處，從而實(shí)現(xiàn)原子頻標(biāo)的閉環(huán)鎖定。顯然，CPT原子頻標(biāo)對(duì)合成源精度和體積的要求都比較高，所以需要設(shè)計(jì)高性能、小體積的合成源。

2 CPT原子頻標(biāo)中合成源的方案

CPT原子頻標(biāo)的具體實(shí)現(xiàn)原理框圖可以由圖1看出，通過微控制器控制頻率變換級(jí)電路產(chǎn)生所需合成源，經(jīng)過偏置器與激光器驅(qū)動(dòng)電流耦合來實(shí)現(xiàn)激光器的微波調(diào)制，從而產(chǎn)生所需相位差恒定、頻率差等于合成源頻率的兩相干激光源。為了進(jìn)一步提高最終標(biāo)準(zhǔn)輸出頻率的性能和減小合成源的體積，CPT原子頻標(biāo)合成源的設(shè)計(jì)顯得尤為重要。

圖1 CPT原子頻標(biāo)具體實(shí)現(xiàn)原理框圖

目前，對(duì)于CPT原子頻標(biāo)合成源來說，設(shè)計(jì)方案主要有［4］：1）鎖相環(huán)（PLL）方案；2）注入式鎖相環(huán)方案；3）本地振蕩器（LO）方案。其中，PLL方案在相位噪聲和雜散等方面均滿足設(shè)計(jì)要求，是最成熟的設(shè)計(jì)方案。Symmetricom和Kernco是世界上現(xiàn)階段僅有的把CPT原子頻標(biāo)商品化的廠家，它們均采用PLL方案，但合成源的體積和功耗仍然偏大。為了解決體積和功耗的問題，注入式鎖相環(huán)方案和LO方案正不斷地應(yīng)用到CPT原子頻標(biāo)中。LO方案采用體積很小的介質(zhì)振蕩器（DRO）直接產(chǎn)生高頻信號(hào)，在體積和實(shí)現(xiàn)難易程度上具有優(yōu)勢(shì)，但相位噪聲方面要比前兩種方案差。而一般來說，原子頻標(biāo)需要產(chǎn)生低頻的標(biāo)準(zhǔn)輸出頻率，這就需要加入復(fù)雜的小數(shù)分頻電路，很大程度上降低了LO小體積的優(yōu)勢(shì)。

出于高性能、小型化的考慮，本文對(duì)鎖相環(huán)方案進(jìn)行改進(jìn)，選擇體積小、集成度高的鎖相環(huán)頻率合成器集成芯片ADF4350，其體積只有5mm＊5mm＊0.8mm，集成了預(yù)分頻器、分頻器、鑒相器和壓控振蕩器（VCO），使其不需要外接壓控振蕩器、只需外加一個(gè)環(huán)路濾波器就可以構(gòu)成一個(gè)完整的低噪聲、低功耗、高穩(wěn)定度、高可靠性的鎖相環(huán)頻率合成器。采用直接數(shù)字頻率合成器（DDS）作為參考源驅(qū)動(dòng)鎖相環(huán)頻率合成器，從而實(shí)現(xiàn)具有高穩(wěn)定度、高分辨率、快跳頻速度、低相位噪聲的用于CPT原子頻標(biāo)的小步長(zhǎng)掃描合成源。

3 高性能小型合成源設(shè)計(jì)

單獨(dú)選用鎖相環(huán)頻率合成器（PLL），則可實(shí)現(xiàn)結(jié)構(gòu)簡(jiǎn)單、體積小、易于集成、調(diào)試方便、雜散低等優(yōu)點(diǎn)，但是頻率轉(zhuǎn)換時(shí)間相對(duì)較長(zhǎng)［5］；而直接數(shù)字頻率合成器（DDS）是一個(gè)全數(shù)字化的系統(tǒng)，具有易子集成、極快的跳頻速度、極高的頻率分辨率和頻率切換時(shí)相位連續(xù)等優(yōu)點(diǎn)，缺點(diǎn)就是雜散比較大、輸出頻率低［6］。所以根據(jù)這兩種頻率合成器的特點(diǎn)，采用DDS和PLL相結(jié)合的混合結(jié)構(gòu)［7～8］，以實(shí)現(xiàn)用于CPT原子頻標(biāo)的高性能小型合成源。

3.1 系統(tǒng)原理

以DDS激勵(lì)PLL的基本原理組成框圖如圖2所示，采用相位噪聲、諧雜抑制都很好的壓控溫度補(bǔ)償晶體振蕩器（VCTCXO）作為DDS的參考時(shí)鐘源；通過微控制器把頻率控制字和相位控制字寫入DDS內(nèi)部的寄存器中，DDS便可以產(chǎn)生一個(gè)頻率和相位都可編程控制的模擬正弦波輸出；然后把DDS的輸出信號(hào)作為PLL的參考信號(hào)；最后根據(jù)期望輸出信號(hào)頻率，設(shè)定分頻器的分頻比N，便得到了頻率為DDS輸出頻率N／R倍的時(shí)鐘信號(hào)。

圖2 DDS激勵(lì)PLL基本原理組成框圖

這種結(jié)構(gòu)利用DDS的高分辨率保證了足夠小的頻率步進(jìn)，同時(shí)PLL的帶通特性很好地抑制了DDS輸出頻譜中的部分雜散。該方案實(shí)現(xiàn)了DDS和PLL的優(yōu)勢(shì)互補(bǔ)，兼顧了各個(gè)方面的性能，所以此方案實(shí)現(xiàn)的合成源具有小體積、較高頻率、較快頻率轉(zhuǎn)換速度和較高頻率分辨率的特點(diǎn)，同時(shí)也很好地保證了系統(tǒng)雜散和相位噪聲性能。

3.2 電路設(shè)計(jì)

電路設(shè)計(jì)包括兩大部分：DDS部分和PLL部分。

3.2.1 DDS部分

DDS部分的時(shí)鐘輸入選用10MHz的VCTCXO；DDS部分的核心采用大規(guī)模集成芯片AD9954［9］，它是用先進(jìn)的DDS技術(shù)開發(fā)的高集成度DDS器件，內(nèi)置高速、高性能D／A轉(zhuǎn)換器及超高速比較器，可作為數(shù)字編程控制的頻率合成器，能產(chǎn)生0～160MHz的正弦波信號(hào)。AD9954內(nèi)含1024×32bit靜態(tài)RAM，利用該RAM可實(shí)現(xiàn)高速調(diào)制，并支持幾種掃描模式。AD9954可提供自定義的線性掃描操作模式，通過AD9954的串行I／O口輸入控制字可實(shí)現(xiàn)快速變頻且具有良好的頻率分辨率。其應(yīng)用范圍包括靈敏頻率合成器、可編程時(shí)鐘發(fā)生器、雷達(dá)和掃描系統(tǒng)的FM調(diào)制源以及測(cè)試和測(cè)量裝置等。

DDS電路設(shè)計(jì)應(yīng)遵循的主要原則是使其輸出信號(hào)具有較好的控制時(shí)序、較低的相位噪聲和窄帶雜散，其次是正確的電路鋪設(shè)和連接，DDS的外圍電路并不復(fù)雜，主要由高性能、低噪聲穩(wěn)壓電源LP3878MR-ADJ和低通濾波器LPF1等組成。AD9954頻率控制字為32位，在本應(yīng)用中系統(tǒng)工作時(shí)鐘為10MHz，輸出時(shí)鐘的頻率分辨率Δf1＝10MHz／232＝0.0023Hz。AD9954相位控制字為14位，輸出時(shí)鐘的相位分辨率Δφ1＝360°／214＝0.022°。

低通濾波器LPF1的仿真設(shè)計(jì)圖如圖3所示。采用OrCAD／PSpice 10.5軟件對(duì)LPF1進(jìn)行仿真設(shè)計(jì)，得到截止頻率為11MHz的低通濾波器。

圖3 LPF1仿真設(shè)計(jì)圖

3.2.2 PLL部分

PLL部分主要包括預(yù)分頻器、分頻器、鑒相器、環(huán)路濾波器（LPF2）和壓控振蕩器（VCO）。根據(jù)設(shè)計(jì)需要采用ADF4350［10］，它結(jié)合外部環(huán)路濾波器和外部基準(zhǔn)頻率使用時(shí)，可實(shí)現(xiàn)小數(shù)N分頻或整數(shù)N 分頻；具有一個(gè)集成VCO，其基波輸出頻率范圍為2200MHz～4400MHz。此外，利用1／2／4／8／16分頻電路，可以產(chǎn)生低至137.5MHz的RF輸出頻率。對(duì)于要求隔離的應(yīng)用，RF輸出級(jí)可以實(shí)現(xiàn)靜音。靜音功能既可以通過引腳控制，也可以通過軟件控制。同時(shí)提供輔助RF輸出，且不用時(shí)可以關(guān)斷。所有片內(nèi)寄存器均通過簡(jiǎn)單的三線式接口進(jìn)行控制。該器件采用3.0V～3.6V電源供電，不用時(shí)可以關(guān)斷，減小功耗。

采用ADIsimPLL仿真軟件對(duì)鎖相環(huán)頻率合成器進(jìn)行仿真設(shè)計(jì)，可以得到帶寬為100KHz的環(huán)路濾波器（LPF2）的仿真結(jié)果和如圖4所示的相位噪聲仿真圖。

圖4 鎖相環(huán)頻率合成器相位噪聲仿真圖

環(huán)路濾波器（LPF2）的電路是鎖相環(huán)電路中較重要的一個(gè)部分，它的性能好壞直接關(guān)系到鎖相輸出的相位噪聲和雜散指標(biāo)。通過仿真優(yōu)化濾波器可以得到更佳的輸出性能，采用OrCAD／PSpice 10.5軟件對(duì)LPF2的仿真結(jié)果進(jìn)行優(yōu)化，得到如圖5所示LPF2的設(shè)計(jì)圖和仿真結(jié)果圖。

ADF4350實(shí)現(xiàn)的鎖相環(huán)頻率合成器電路如圖5所示。ADF4350的外圍電路主要由線性穩(wěn)壓器LP5900SD-3.0和環(huán)路濾波器（LPF2）等組成。LP5900SD-3.0能提供100mA的輸出電流，具有低器件噪聲、高電源抑制比、低靜態(tài)電流和較低的線路瞬態(tài)響應(yīng)。

圖5 LPF2設(shè)計(jì)圖和仿真結(jié)果圖

圖6 ADF4350實(shí)現(xiàn)的鎖相環(huán)頻率合成器電路圖

4 結(jié)語

CPT原子頻標(biāo)雖然是一種新型原子鐘，但由于其功耗低、體積小和啟動(dòng)快的優(yōu)點(diǎn)而得到快速發(fā)展，在商用通信、軍用車、艦、空間星載導(dǎo)航等方面都有極大的應(yīng)用前景。

通過方案論證，本設(shè)計(jì)采用DDS激勵(lì)PLL的頻率合成方案產(chǎn)生CPT原子頻標(biāo)所需的3035MHz的合成源，頻率穩(wěn)定、可靠，滿足系統(tǒng)高性能、小型化的設(shè)計(jì)要求，而且該電路通過仿真確定了電路參數(shù)，方便快捷，便于優(yōu)化；通過微控制器控制輸出頻率，調(diào)試簡(jiǎn)單，性能穩(wěn)定。采用DDS與PLL相結(jié)合的混合結(jié)構(gòu)設(shè)計(jì)的合成源，綜合了DDS和PLL各自的優(yōu)點(diǎn)，具有優(yōu)良的技術(shù)性能，進(jìn)一步提高了CPT原子頻標(biāo)標(biāo)準(zhǔn)輸出頻率的性能。同時(shí)，達(dá)到了設(shè)計(jì)小型化的要求，有利于CPT原子頻標(biāo)的便攜式應(yīng)用。

［1］J.Vanier.Atomic clocks based on coherent population trapping：a review［J］.（Invited paper）.Appl.Phys.B 81，2005：421-442.

［2］LIU Lu，GUO Tao，DENG Ke，et al.Frequency Stability of Atomic Clocks Based on Coherent Population Trapping Resonance in85Rb［J］.Chin.Phys.Lett.，2007，24（7）：1883-1885.

［3］E.Arimondo，M.Inguscio，P.Violino.Experimental determinations of the hyperfine structure in the alkali atoms［J］.Re-views of Modern Physics，1977，49：31-75.

［4］陳杰華，王遠(yuǎn)超，杜潤(rùn)昌，等.低功耗CPT原子鐘微波信號(hào)的研究［C］／／全國時(shí)間頻率學(xué)術(shù)會(huì)議，2009：251-253.

［5］王慶生，陸棟材.頻率合成技術(shù)綜述［J］.通信對(duì)抗，2005（2）：3-10.

［6］邱迎鋒，劉光斌.頻率合成技術(shù)：歷史、現(xiàn)狀及發(fā)展［J］.工業(yè)儀表與自動(dòng)化裝置，2005，5：12-14.

［7］袁雪蓮，馮偉.基于AD9954信號(hào)發(fā)生器的設(shè)計(jì)［J］.信息技術(shù)，2006，12：144-146.

［8］任鵬，周資偉，朱江.一種基于DDS和PLL技術(shù)本振源的設(shè)計(jì)與實(shí)現(xiàn)［J］.現(xiàn)代電子技術(shù)，2009，9：178-180.

［9］Analog Devices INC，Data Sheet，AD9954：400MSPS，14-Bit，1.8VCMOS，Direct Digital Synthesizer，Rev B，2009，5.

［10］Analog Devices INC，Data Sheet，ADF4350：Wideband Synthesizer with Integrated VCO，Rev A，2011，4.