一種基于g m/I D方法設計的可變增益放大器

李新，王業(yè)飛，楊國坤

（沈陽工業(yè)大學 信息科學與工程學院，遼寧 沈陽 110870）

便攜式電子設備已深入到人們生活的各個方面，由于受電池的限制，低電壓低功耗電路的應用不斷增加，使得低電壓低功耗CMOS集成電路的設計成為了熱門話題。隨著電壓和功耗的不斷降低，模擬集成電路的設計難度也隨之增加。為了獲得最佳工作點和最佳晶體管尺寸，就需要復雜的計算和很長時間的設計綜合[1]。利用gm/ID方法進行設計是一種較簡單的方法，不僅兼顧了不同晶體管尺寸測定中的小信號參量和大信號參量，而且允許在所有的晶體管工作區(qū)域內(nèi)，用統(tǒng)一綜合的研究方法，幫助簡化模擬電路的設計過程[2－4]。弱反型的CMOS具有指數(shù)特性的I－V傳輸特性，利用工作在弱反型區(qū)的CMOS晶體管設計可變增益放大器，可獲得較高增益。

可變增益放大器在很多的應用領域都能起到重要的作用，例如無線通信系統(tǒng)、磁盤驅(qū)動器以及其他的一些地方。VGA的主要功能是通過適當?shù)脑鲆鎭肀３只鶐Ы邮盏降男盘栯娖皆谝粋€固定的電壓范圍內(nèi)[5]。為了實現(xiàn)這種具備不同增益的功能，可變增益的放大器應具有線性dB或者指數(shù)增益特性。由于利用了gm/ID的綜合設計方法，具有很寬的線性增益范圍以及指數(shù)增益特性。

1 基于g m/I D方法的設計

傳統(tǒng)的設計方法根據(jù)MOS管不同工作區(qū)域的I－V方程及其他約束條件來設計MOS管的寬長比[6]，用晶體管的過載電壓（VOV=VGS－VT）作為設計參數(shù)，I－V 方程為

結合公式（1）、（2）、（3）、（4），可計算出所需 MOS 管尺寸及相關參數(shù)。 其中公式（2）、（3）、（4）用作設計時的約束條件。P，VDD，ADC，RL，Ri，μ，Cox，W，L 分別代表功耗、供電電壓、直流增益、負載電阻、輸入電阻、載流子遷移率、單位面積上的柵氧電容、晶體管柵極寬度和長度。從公式（2）和（3）可以看出，隨著VOV的減小在功耗減小的同時，帶寬也在減小。從公式（4），對于給定的gm和L，不斷減小的VOV會使晶體管尺寸變大。并且，對于深亞微米技術，公式（1）不再有效[7-8]。

被作為設計參數(shù)時gm/ID比VOV使用起來更方便。首先gm/ID直接關系到電路的性能參數(shù)，如增益、截止頻率、速度、功耗、電壓余度等，gm/ID可以更好地表征這些關系。其次gm/ID能比較容易的從仿真中獲得，從而能利用模擬仿真進行分析，不再需要復雜的手工計算分析。表征MOS晶體管在工作區(qū)域內(nèi)特性的gm/ID和VGS關系的曲線如圖1所示。這個曲線圖的最大值為 1/（nUT），其中 n為亞閾值斜率因數(shù)，UT為熱電壓，這個就是弱反型時gm/ID的大小。從圖1可以看出，隨著gm/ID的減小，晶體管的工作點在向強反型移動，因此，gm/ID做參數(shù)的設計方法能利用晶體管的任意工作區(qū)域設計電路[9]。

圖1 g m/I D和V GS關系Fig.1 Relationship of g m/I D and V GS

基于gm/ID方法的設計過程如下：

1）推導出能實現(xiàn)電路功能的gm或ID參數(shù)，記為gmref和IDref；

2）計算 MOS 管的初始寬度和長度（Winit，Linit），利用仿真軟件，構造柵漏短接（VGS=VDS）共源放大器電路，掃描VGS，所得結果如圖1；

3）考慮適當?shù)木w管工作區(qū)域和對電路性能的影響，由2）生成的gm/ID和VGS關系曲線中選擇適當?shù)膅m/ID值。這個點記為（（gm/ID）calc，VGScalc）；

4）利用 gmref，IDref和（gm/ID）calc 推算 gm與 ID。 其結果為 IDcalc和gmcalc；

5）利用（gm/ID）calc得到的 ID/W 即為（ID/W）calc；

6）利用（ID/W）calc和 IDcalc計算晶體管寬度 Wcalc；

7）將 Winit替換成 Wcalc，然后重復步驟 2）到 6）直到得到固定的有相同偏置狀態(tài)的晶體管寬度W；

8）針對給定的偏置狀態(tài)得到精確的晶體管尺寸，在模擬軟件中建立一個簡單的VGS與VDS分別等于VGScalc和實際的VDS的共源放大器電路。然后微調(diào)晶體管尺寸獲得滿足要求的 ID和 gm。

對于不同的電路模塊和主要設計規(guī)格，第2）步提到的設計步驟和涉及的設計參數(shù)會有所不同。

2 VGA的結構

VGA由一個固定增益放大級、兩個可變增益放大級和一個增益控制器組成，如圖2所示。固定增益放大級先對輸入信號預放大，以增加VGA的最大增益，VGA增益的可變性就由受增益控制器控制的兩個可變增益級實現(xiàn)。

圖2 VGA結構Fig.2 Structure of VGA

3 電路的實現(xiàn)

3． 1 放大級

放大級電路如圖3所示。將一個正反饋放大器用作固定增益放大器。放大器由一個差分對（M1A，M2B）和一個負阻抗變換器構成。固定增益放大器的差分級增益由公式（5）給出。

由公式（5），當 gm2近似等于（gds1+gds2+gds3）時，固定增益級的增益將非常高，因此，通過改變輸出阻抗就能改變VGA總增益的最大值。這個固定增益級的可變最高增益特征可以用來調(diào)節(jié)這一級的穩(wěn)定性。為了保證放大器的穩(wěn)定性，總的輸出阻抗（1/（gds1+gds2+gds3-gm2））應是固定值。 為了讓固定增益級電路在獲得高增益和高輸出阻抗的同時保持放大器的穩(wěn)定性，選擇具有10-20 dB的小增益電路作為固定增益級，其電路結構如圖3（a）所示，運用上述gm/ID方法確定晶體管尺寸。

可變增益級是由二極管連接的 MOS管 （M16A，M16B）作負載的共源放大器（M15A，M15B）構成，如圖 3（b）所示。 通過改變差分對和負載級中M13和M14的偏置電流大小，得到可變的增益。單個可變增益級的差分增益由公式（6）計算得到。

為了抑制共模分量，固定增益級和可變增益級的差分輸出端都要接一個低失真共模反饋電路[10]。

3． 2 增益控制級

基于CMOS平方律特點的偽指數(shù)函數(shù)和泰勒級數(shù)逼近函數(shù)由公式（7）、（8）和公式（9）給出[10]。

圖3 放大級電路圖Fig.3 Amplifier stage

其中a為常數(shù)，x為自變量。能提供15 dB的線性范圍，線性誤差小于±0.5 dB。一種新的偽指數(shù)函數(shù)由公式（10）給出[6]。

通過對公式（10）與其他指數(shù)函數(shù)近似之間的比較，可以知道，公式（10）定義的偽指數(shù)函數(shù)在和（7）（9）具有相同線性誤差的同時，具有更寬的dB線性范圍，因此采用公式（10）定義的偽指數(shù)函數(shù)。

由公式（10）實現(xiàn)的采用軌對軌拓撲輸入級的電壓到電流轉(zhuǎn)換 電路如圖 4 所示[11－12]。

圖4 增益控制級Fig.4 VGA’s gain controller stage

電 壓 V1，2由 公 式 V1，2=VBIAS±VCTRL給 定 。 假 設 NMOS 和PMOS 的晶體管特性相同，令 VTN=VTP=VT、 μnCox=μpCox=k、（W/L）18=（W/L）19，則有：

I2=ID19－ID18

增益控制級的輸出電流比由公式（12）給出。

將式（11）代入式（12），最終就會得到和式（10）相同的方程，其中：

把增益控制級的輸出電流（IC1，C2）復制成輸入對和可變增益級負載的偏置電流 （ID13，14）。 因此，VGA的總增益可由式（13）給出。

基于公式（10）對線性dB范圍的限制，實際能達到的最大線性dB范圍大約只有20 dB。為了展寬線性dB范圍，需要優(yōu)化用gm/ID方法得到的尺寸結果，使圖4中的晶體管工作在弱反型區(qū)的同時保持dB線性的輸出。

4 仿真結果及分析

利用SMIC90nmCMOS工藝模型進行設計和仿真，工作電壓為1.2 V。仿真結果如圖5所示，圖5（a）中直線為理想情況。從仿真結果可以看出，總的增益帶寬約為76 dB（－40～36 dB），控制電壓范圍超過0.8 V（0.46 V－0.34 V）?？傮w的性能仿真結果見表1。

VGA帶寬主要受可變增益級中二極管連接的負載電容和負載電阻的影響，二極管連接負載的跨導受增益控制器的控制，就如表1中顯示，不同的增益值對應不同的帶寬。這種關系也適用于可變增益級中具有輸入和負載跨導功能的其他的電路參數(shù)。在最大增益36 dB時帶寬是34 MHz，最小增益時帶寬是183.6 MHz。IP1 dB的最大和最小值分別是－44 dBm和－20 dBm，OIP3在－72 dB至－2 dB之間變化。

圖5 仿真結果Fig.5 Simulation results

表1 仿真結果Tab.1 Simulation results

5 結 論

利用gm/ID方法，可以更容易獲得最佳晶體管尺寸，實現(xiàn)低電壓低功耗電路的設計。通過對低電壓、低功耗、寬增益范圍VGA的設計驗證了這種方法的可行性。設計了一種新的具有較寬的dB線性范圍的偽指數(shù)函數(shù)增益控制器，可盡量減少增益級。結合這種增益控制器和作固定增益級的正反饋放大器設計出的VGA，具有76 dB的增益范圍，超過0.8 V的控制電壓范圍，34 MHz到183.6 MHz的帶寬，以及0.82 mW的功耗。

[1]殷湛，郭立，楊吉慶.一種用于ADC模擬集成電路設計和分析的MOS晶體管模型 [J].計算機工程與科學，2006（8）:109－111.YIN Zhan，GUO Li，YANG Ji-qing.A MOS transistor model suitable for the design and analysis of ADCanalog integrated circuits[J].Computer Engineering&Science，2006（8）:109－111.

[2]Cunha A IA，Schneider MC，Muntoro CG.An MOSTransistor Model for Analog Circuit Design[J].IEEE J.of Solid-State Circuits，1998，33（10）：1510－1519.

[3]Paul G.A.Jespers.The gm/ID Methodology，A Sizing Tool for Low-voltage Analog CMOSCircuits[M].Springer，2009.

[4]Silveira F，F(xiàn)landre D，Jespers P G A.A gm/ID based methodology fo the design of CMOS analog circuits and its application to the synthesis of a silicon-on-insulator micropower OTA[J].IEEE Journal of Solid-State Circuits，1996，31（9）：1314－1319.

[5]Allen PE，Holerg DR.CMOSanalog circuit design[M].Oxford University Press，2002.

[6]Heping M，F(xiàn)ang Y.A low power baseband chain for CMMB application[C]//2008 IEEE Communication Systems，2008：1466－1470.

[7]Willy M.C.Sansen.模擬集成電路設計精粹[M].陳瑩梅等譯.北京：清華大學出版社，2008.

[8]Duong Q H，Le Q，Kim C W.A 95dB Linear Low-Power Variable Gain Amplifier[J].IEEE Trans.on Circuit Syst.I，2006，53（8）：1648－1657.

[9]陳德斌，常昌遠.基于gm/ID參數(shù)的運算放大器設計[J].電腦知識與技術，2007（24）:1020－1022.CHEN De-bin，CHANG Chang-yuan.Design of amplifiers based on gm/ID parameter[J].Computer Knowledge and Technology，2007（24）:1020－1022.

[10]Paul R.Gray.模擬集成電路的分析與設計[M].張曉林等譯.北京：高等教育出版社，2005.

[11]Abbott J，Plett C，Rogers J.A 15 GHz， 1.8 V， Variable-Gain，Modified Cherry-Hooper Amplifier[C]//IEEE RFIC Symp.Dig.，2005：645－648.

[12]李正兵，蔣興加，王小麗.高精度新型調(diào)制變送器設計與應用[J].火箭推進，2011（5）：69－73.LI Zheng-bing，JIANG Xing-jia，WANG Xiao-li.Design and application of new type high-accuracy modulation transmitter[J].Journal of Rocket Propulsion，2011（5）：69－73.