基于FPGA的通用異步收發(fā)器設(shè)計(jì)

林愛英 胡惠敏 賈樹恒

摘 要：采用Verilog HDL語言作為硬件功能的描述，運(yùn)用模塊化設(shè)計(jì)方法分別設(shè)計(jì)了通用異步收發(fā)器(UART)的發(fā)送模塊、接收模塊和波特率發(fā)生器，并結(jié)合現(xiàn)場可編程門陣列(FPGA)的特點(diǎn)，實(shí)現(xiàn)了一個(gè)可移植的UART模塊。該設(shè)計(jì)不僅實(shí)現(xiàn)了串行異步通信的主要功能，而且電路簡單，工作穩(wěn)定、可靠，可以將其靈活地嵌入到各個(gè)通信系統(tǒng)中。

關(guān)鍵詞：通用異步收發(fā)器；現(xiàn)場可編程門陣列；Verilog HDL；串行通信

中圖分類號：TN915.04-34; TN402 文獻(xiàn)標(biāo)識碼：A 文章編號：1004-373X(2011)15-0121-03